本書內(nèi)容主要分為兩部分,一是運用硬件描述語言VHDL設(shè)計各種功能電路;二是運用Tanner公司的EDA工具完成從電路圖設(shè)計到最終版圖的實現(xiàn)。全書采用實際案例的方式,將理論知識融合到實際案例中,突出知識內(nèi)容的實用性與綜合性,實例講解由基本單元到具體項目,功能介紹由簡單到復(fù)雜,同時注重培養(yǎng)學(xué)生的動手實踐能力,注重學(xué)生的可持續(xù)發(fā)展和再發(fā)展。
前言
第1章集成電路設(shè)計CAD概述1
1.1高層次設(shè)計流程概述1
1.2用Tanner設(shè)計IC的流程2
習(xí)題3
第2章VHDL程序設(shè)計4
2.1VHDL概述4
2.2VHDL數(shù)據(jù)類型9
2.3VHDL的基本語句13
2.3.1順序語句13
2.3.2并行語句15
2.4VHDL程序設(shè)計描述方式18
2.5子程序22
2.6仿真和綜合工具24
2.6.1仿真工具ModelSim24
2.6.2綜合工具ISE Design26
2.7組合電路設(shè)計29
2.8時序邏輯電路設(shè)計53
2.9復(fù)雜數(shù)字電路設(shè)計93
習(xí)題117
第3章原理圖輸入方式118
3.1SEdit基礎(chǔ)118
3.2建立元器件符號120
3.3設(shè)計簡單邏輯電路124
習(xí)題126
第4章SPICE仿真127
4.1TSpice基礎(chǔ)127
4.2瞬時分析130
4.3直流分析135
4.3.1MOS管直流分析135
4.3.2反相器直流分析140
習(xí)題142
第5章基本電路設(shè)計143
5.1與非門設(shè)計143
5.2全加器設(shè)計146
5.2.1一位全加器設(shè)計146
5.2.2四位全加器設(shè)計153
習(xí)題162
第6章版圖設(shè)計163
6.1工藝基礎(chǔ)163
6.2TCell設(shè)計基礎(chǔ)166
6.2.1TCell繪制基本圖形166
6.2.2基于TCell的PMOS管版圖
設(shè)計168
6.2.3基于TCell的NMOS管版圖
設(shè)計173
6.3CMOS反相器的版圖設(shè)計與仿真178
6.4版圖與電路圖一致性檢查187
6.5標準單元的版圖設(shè)計191
6.6四位全加器的SPR操作196
6.7全加器的BPR操作204
習(xí)題209
參考文獻2102100433B
想了解下數(shù)字集成電路設(shè)計和模擬集成電路設(shè)計都是做什么的。
模擬集成電路設(shè)計主要是通過有經(jīng)驗的設(shè)計師進行手動的電路調(diào)試模擬而得到,與此相對應(yīng)的數(shù)字集成電路設(shè)計大部分是通過使用硬件描述語言在eda軟件的控制下自動的綜合產(chǎn)生。數(shù)字集成電路和模擬集成電路的區(qū)別在于數(shù)...
模擬集成電路與數(shù)字集成電路設(shè)計差別很大,主要為以下方面:1 用到的背景知識不同,數(shù)字目前主要是CMOS邏輯設(shè)計,模擬的則偏向于實現(xiàn)某個功能的器件。2 設(shè)計流程不同,數(shù)字集成電路設(shè)計輸入為RTL,模擬設(shè)...
集成電路設(shè)計 和 集成電路工程 這兩種專業(yè)有什么區(qū)別嗎?
集成電路設(shè)計和應(yīng)用是多學(xué)科交叉高技術(shù)密集的學(xué)科,是現(xiàn)代電子信息科技的核心技術(shù),是國家綜合實力的重要標志。集成電路設(shè)計涵蓋了微電子、制造工藝技術(shù)、集成電路設(shè)計技術(shù)的眾多內(nèi)容,目前國內(nèi)外對集成電路設(shè)計人才...
格式:pdf
大小:213KB
頁數(shù): 3頁
評分: 4.3
本文探討了將專用集成電路設(shè)計技術(shù)納入微電子專業(yè)數(shù)字集成電路本科教學(xué)的重要性和可行性。分析了數(shù)字集成電路教學(xué)的現(xiàn)狀,比較了不同數(shù)字集成電路課程的教學(xué)內(nèi)容,提出一個以三門課為核心的數(shù)字集成電路教學(xué)體系。本文重點介紹了新的專用集成電路設(shè)計技術(shù)課,詳細描述了理論部分和實驗部分的教學(xué)內(nèi)容及其參考資料,最后給出了課程的實施情況。
格式:pdf
大?。?span id="ec450tf" class="single-tag-height">213KB
頁數(shù): 6頁
評分: 4.6
廈門集成電路設(shè)計流片補貼項目 申 報 表 (2018 上半年 ) 申請單位 (簽章 ): 項目聯(lián)系人 : 項目負責(zé)人 : 通 訊地 址: 郵 政 編 碼 : 聯(lián) 系 電 話 : 移 動 電 話 : 申 請日 期: 電 子郵 件: 二 0一八年九月 目錄 1、廈門集成電路設(shè)計流片補貼資金申請表 (包括 MPW、工 程批 ) 2、申請補貼資金明細表 3、企業(yè)基本情況 4、產(chǎn)品研發(fā)說明 5、芯片版圖縮略圖 (需用彩印 ) 6、流片加工發(fā)票復(fù)印件 7、流片合同復(fù)印件 8、付款憑證(境外加工的需提供報關(guān)單或委外加工證明) 9、正版軟件使用證明(需用原件) 10、2017年度財務(wù)審計報告、 6月份財務(wù)報表 (現(xiàn)金流量表、 損益表、資產(chǎn)負債表) (需用原件) 11、企業(yè)營業(yè)執(zhí)照、稅務(wù)登記證或三證合一復(fù)印件 12、產(chǎn)品外觀照片等相關(guān)材料 廈門集成電路設(shè)計流片補貼資金申請表 類別 :MPW□ /工程批
模擬集成電路設(shè)計以Cadence工具為主,同時也介紹了業(yè)界常用的Hspice電
路仿真工具、Calibre版圖驗證工具以及Laker版圖繪制軟件等的使用。數(shù)字集成電路設(shè)計則介紹了從使用Matlab進行系統(tǒng)級建模、使用ModelSim和NC-Verilog進行仿真、使用Xilinx ISE進行FPGA硬件驗證、使用Design Compiler進行邏輯綜合直至使用Astro進行布局布線的完整設(shè)計過程,以及數(shù)字IC設(shè)計的驗證方法學(xué)及可測性設(shè)計的基本概念和流程。
本書可作為微電子及相關(guān)專業(yè)的高年級本科生和研究生的集成電路設(shè)計課程的教材,也可供集成電路領(lǐng)域科研人員和工程師參考。
第一部分 模擬集成電路設(shè)計工具及使用
第1章 典型電路仿真工具軟件
1.1 Cadence電路仿真工具包
1.1.1 設(shè)計環(huán)境簡介
1.1.2 電路圖輸入工具Virtuoso Schematic Composer
1.1.3 仿真環(huán)境工具Analog Design Environment
1.1.4 仿真結(jié)果的顯示及處理
1.1.5 建立子模塊
1.1.6 設(shè)計實例——D觸發(fā)器
1.2 Hspice電路仿真工具
1.2.1 Hspice簡介
1.2.2 *.sp文件的生成
1.2.3 運行與仿真
1.3 UltraSim仿真技術(shù)
1.3.1 UltraSim簡介
1.3.2 仿真環(huán)境設(shè)置
1.4 芯片封裝的建模與帶封裝信息的仿真
1.4.1 射頻IC封裝簡介
1.4.2 PKG軟件的具體使用
第2章 模擬集成電路設(shè)計及仿真實例
第3章 版圖繪制及其工具軟件
第4章 版圖驗證與后仿真
第5章 設(shè)計所需規(guī)則文件的詳細說明
第二部分 數(shù)字集成電路設(shè)計工具及使用
第6章 系統(tǒng)級建模與數(shù)?;旌戏抡?
第7章 數(shù)字電路設(shè)計與Verilog
第8章 硬件描述語言的軟件仿真與FPGA硬件驗證
第9章 邏輯綜合與Design Compiler
第10章 自動布局布線及Astro
第11章 數(shù)字集成電路設(shè)計的驗證方法學(xué)
第12章 可測性設(shè)計及可測性設(shè)計軟件使用
參考文獻2100433B
緒言
第一章 雙極型電路設(shè)計實例
第二章 CMOS數(shù)字集成電路設(shè)計實例
第三章 Bi-CMOS 集成電路設(shè)計實例
第四章 集成電路設(shè)計若干主要問題
參考文獻
……2100433B