三維集成電路的TSV建模和信號完整性關(guān)鍵技術(shù)研究

本項目研究三維集成電路銅和碳納米管束TSV的解析模型、電磁模型、互連信號完整性方面的關(guān)鍵基礎(chǔ)科學(xué)問題。針對銅TSV和碳納米管束TSV技術(shù)，考慮TSV的長度、直徑、介電厚度和間距等因素，建立三維集成電路TSV通孔的電阻、電感、電容的解析模型，研究TSV結(jié)構(gòu)參數(shù)和材料參數(shù)對其回波損耗、插入損耗等電磁參數(shù)的影響，建立精確的TSV等效集總模型和的基于TSV的隔離集總模型。研究插入冗余TSV和緩沖器的三維互連線延時與功耗的解析模型，提出同步改善互連延時與信號反射系數(shù)的TSV尺寸與布局優(yōu)化算法。綜合考慮三維集成電路的耦合、延時與功耗的約束，研究應(yīng)用多級路由技術(shù)實現(xiàn)三維集成電路的TSV密度優(yōu)化分配技術(shù)，為三維集成技術(shù)應(yīng)用于未來集成電路設(shè)計提供必要的理論和技術(shù)基礎(chǔ)。 2100433B

本項目研究三維集成電路銅和碳納米管束TSV的解析模型、電磁模型、互連信號完整性方面的關(guān)鍵基礎(chǔ)科學(xué)問題。針對銅TSV和碳納米管束TSV技術(shù)，考慮TSV的長度、直徑、介電厚度和間距等因素，建立三維集成電路TSV通孔的電阻、電感、電容的解析模型，研究TSV結(jié)構(gòu)參數(shù)和材料參數(shù)對其回波損耗、插入損耗等電磁參數(shù)的影響，建立精確的TSV等效集總模型和的基于TSV的隔離集總模型。研究插入冗余TSV和緩沖器的三維互連線延時與功耗的解析模型，提出同步改善互連延時與信號反射系數(shù)的TSV尺寸與布局優(yōu)化算法。綜合考慮三維集成電路的耦合、延時與功耗的約束，研究應(yīng)用多級路由技術(shù)實現(xiàn)三維集成電路的TSV密度優(yōu)化分配技術(shù)，為三維集成技術(shù)應(yīng)用于未來集成電路設(shè)計提供必要的理論和技術(shù)基礎(chǔ)。

本項目針對銅TSV和碳納米管TSV技術(shù)，考慮不同TSV材料、長度、直徑、介電厚度和間距等因素，建立三維集成電路TSV通孔的電阻、電感、電容的解析模型及熱模型；考慮層間通孔和互連焦耳熱，獲得三維集成電路的熱解析模型和頂層互連線的熱解析模型，考慮三維集成電路的面積、通信帶寬和溫度的約束，應(yīng)用多級路由技術(shù)實現(xiàn)三維集成電路熱通孔最優(yōu)化分配技術(shù)，為三維集成技術(shù)應(yīng)用于未來集成電路設(shè)計提供必要的理論基礎(chǔ)。

隨著傳統(tǒng)二維集成電路技術(shù)系統(tǒng)芯片的信號失真、延遲等問題日益嚴(yán)重，三維集成電路技術(shù)就成為被用來解決縮短連線、多級集成、改善性能和降低功耗等問題的有效方法之一，三維集成技術(shù)已經(jīng)被國際上公認(rèn)為集成電路技術(shù)的未來發(fā)展方向，也是摩爾定律繼續(xù)有效的有力保證。 基于銅TSV技術(shù)，電學(xué)特性方面研究了考慮MOS效應(yīng)的錐形TSV的電容特性，同時分析了錐形TSV底部直徑、介電層厚度、介電常數(shù)、TSV高度、摻雜濃度等參數(shù)對錐形TSV電容特性的影響；研究了溫度對TSV寄生電阻的影響，考慮趨膚效應(yīng)，建立了溫度相關(guān)TSV寄生電阻模型，分析了頻率和TSV結(jié)構(gòu)參數(shù)對寄生電阻的影響。結(jié)果表明，隨著頻率和TSV半徑的增加，電阻溫度系數(shù)減??；采用保角變換法建立錐形TSV電容解析模型，結(jié)果表明氧化層電容和襯底電容的誤差率分別為1%和3%，驗證了模型的準(zhǔn)確性，側(cè)面傾角為零時，模型可以應(yīng)用到圓柱形TSV結(jié)構(gòu)；提出了屏蔽差分硅通孔(Shield Differential Through-Silicon Via, SDTSV)結(jié)構(gòu)并建立了它的等效電路模型，深入分析了SDTSV的電磁特性；建立了毫米波應(yīng)用的空氣隙TSV等效電路模型、錐形TSV寄生電感模型。熱特性方面，研究了Cu和SiO2填充同軸TSV的熱性能，分析了金屬層厚度、介電層厚度、TSV高度等因素對同軸TSV熱性能的影響，結(jié)果表明金屬的填充尺寸對TSV熱性能影響較大；提出一種降低同軸TSV阻止區(qū)的方法，建立了同軸和同軸環(huán)形TSV熱應(yīng)力解析模型，分析了銅的塑性、TSV材料及結(jié)構(gòu)參數(shù)的影響。結(jié)果表明，同軸環(huán)形TSV與同軸TSV相比，阻止區(qū)減小了22%。 基于碳納米管TSV技術(shù)，提出一種考慮溫度效應(yīng)多壁碳納米管互連電導(dǎo)率模型；建立了單壁碳納米管束TSV的等效電路，并在局部互連、層間互連、全局互連層面與銅TSV進行了分析對比，結(jié)果表明單壁碳納米管束作為TSV互連具有明顯優(yōu)勢；提出了無畸變TSV的概念，給出了無畸變TSV的設(shè)計要求和一種設(shè)計方法；研究了單壁碳納米管基TSV熱-機械特性。 本項目的研究成果為三維集成電路技術(shù)的應(yīng)用提供必要的理論基礎(chǔ)。

超級動態(tài)電壓調(diào)節(jié)(UDVS)技術(shù)在低功耗芯片設(shè)計中具有明顯優(yōu)勢。但當(dāng)電壓顯著降低，芯片內(nèi)部傳輸?shù)男盘柗茸兊煤苄。瑒討B(tài)噪聲和靜態(tài)噪聲引起的VB(Voltage Bump)更易導(dǎo)致時序的違規(guī)，給信號完整性設(shè)計帶來極大的挑戰(zhàn)。為規(guī)避信號完整性問題導(dǎo)致芯片性能出錯，芯片必須始終工作在很高的電壓下以確保正常工作，這會顯著提高芯片功耗，不能充分發(fā)揮UDVS技術(shù)的低功耗優(yōu)勢。本項目在我們前期工作對UDVS 基本單元電路和翻轉(zhuǎn)噪聲研究的基礎(chǔ)上，研究UDVS技術(shù)下的信號完整性理論，構(gòu)建兼容于現(xiàn)有大規(guī)模集成電路設(shè)計的靜態(tài)噪聲二階模型和基于耦合電容權(quán)重因子的復(fù)合電流源(CCS)動態(tài)噪聲模型；同時基于襯底控制靈敏放大技術(shù)設(shè)計PVT性能良好的VB檢測電路；在此基礎(chǔ)上，在大規(guī)模UDVS 芯片中實現(xiàn)電路VB測試系統(tǒng)，以較低的電路面積和功耗實測芯片的VB，為調(diào)整芯片的電源電壓和時序修復(fù)提供依據(jù)，使得芯片功耗盡可能有效降低