總線周期通常指的是CPU完成一次訪問(wèn)MEM或I/O端口操作所需要的時(shí)間。一個(gè)總線周期由幾個(gè)時(shí)鐘周期組成。
中文名稱(chēng) | 總線周期 | 定????義 | CPU完成一次訪問(wèn)MEM或I/O端口操作所需要的時(shí)間 |
---|---|---|---|
組????成 | 時(shí)鐘周期 | 學(xué)????科 | 計(jì)算機(jī)科學(xué) |
1.微處理器是在時(shí)鐘信號(hào)CLK控制下按節(jié)拍工作的。8086/8088系統(tǒng)的時(shí)鐘頻率為4.77MHz,每個(gè)時(shí)鐘周期約為200ns。
2.由于存儲(chǔ)器和I/O端口是掛接在總線上的,CPU對(duì)存儲(chǔ)器和I/O接口的訪問(wèn),是通過(guò)總線實(shí)現(xiàn)的。通常把CPU通過(guò)總線對(duì)微處理器外部(存儲(chǔ)器或I/O接口)進(jìn)行一次訪問(wèn)所需時(shí)間稱(chēng)為一個(gè)總線周期。一個(gè)總線周期一般包含4個(gè)時(shí)鐘周期,這4個(gè)時(shí)鐘周期分別稱(chēng)4個(gè)狀態(tài)即T1狀態(tài)、T2狀態(tài)、T3狀態(tài)和T4狀態(tài),必要時(shí),可在T3、T4間插入一個(gè)至數(shù)個(gè)Tw。
(1)T1狀態(tài) --輸出存儲(chǔ)器地址或I/O地址。
(2)T2狀態(tài) --輸出控制信號(hào)。
(3)T3和Tw狀態(tài) --總線操作持續(xù),并檢測(cè)READY以決定是否延長(zhǎng)時(shí)序。
(4)T4狀態(tài) --完成數(shù)據(jù)傳送
DSP芯片TMS320F2812 DSP片外擴(kuò)展 64K * 16位SRAM(基本配置),最大可擴(kuò)展到512K * 16位。內(nèi)部RAM不夠用時(shí),用來(lái)擴(kuò)充內(nèi)存,當(dāng)然是并行的。
總線制是2根線控制很多根,多線制是每個(gè)控制點(diǎn)都有單獨(dú)的線
總線 是火災(zāi)自動(dòng)報(bào)警系統(tǒng)信號(hào)傳輸線路與消防聯(lián)動(dòng)系統(tǒng)合二為一,即在一個(gè)回路中既有探測(cè)器、手動(dòng)報(bào)警按鈕,又有控制消防聯(lián)動(dòng)設(shè)施動(dòng)作與接受動(dòng)作回授信號(hào)的控制模塊回路。也就是設(shè)備是并聯(lián)在一根總線上的
格式:pdf
大?。?span id="nhvzp7f" class="single-tag-height">1.0MB
頁(yè)數(shù): 6頁(yè)
評(píng)分: 4.7
本文主要介紹了目前工業(yè)自動(dòng)化控制系統(tǒng)中廣泛使用的幾種現(xiàn)場(chǎng)總線及其總線電纜的特點(diǎn),并以基金會(huì)現(xiàn)場(chǎng)總線FF-H1(低速)和Profibus PA總線電纜為例,探討了現(xiàn)場(chǎng)總線電纜的設(shè)計(jì)。
格式:pdf
大小:1.0MB
頁(yè)數(shù): 4頁(yè)
評(píng)分: 4.3
MIC總線是專(zhuān)門(mén)為了解決現(xiàn)代軍事及工業(yè)領(lǐng)域中極其復(fù)雜和惡劣的工作環(huán)境下電力/數(shù)據(jù)的分配和管理而開(kāi)發(fā)的一種具有結(jié)構(gòu)簡(jiǎn)單及高可靠性的現(xiàn)場(chǎng)總線;在詳細(xì)分析MIC總線的體系結(jié)構(gòu)和通信協(xié)議之后,提出了基于PXI總線體系結(jié)構(gòu)的MIC總線通訊模塊的軟硬件設(shè)計(jì)方案;系統(tǒng)可通過(guò)PXI總線靈活配置MIC的各種通訊模式參數(shù),具有即插即用、高可靠性和小型化易集成等特點(diǎn);實(shí)驗(yàn)證明,主模塊PIM工作模式與遠(yuǎn)程從模塊間數(shù)據(jù)通訊穩(wěn)定且可靠,對(duì)國(guó)內(nèi)MIC總線的研究與應(yīng)用有重要意義。
1.微處理器是在時(shí)鐘信號(hào)CLK控制下按節(jié)拍工作的。8086/8088系統(tǒng)的時(shí)鐘頻率為4.77MHz,每個(gè)時(shí)鐘周期約為200ns。
2.由于存貯器和I/O端口是掛接在總線上的,CPU對(duì)存貯器和I/O接口的訪問(wèn),是通過(guò)總線實(shí)現(xiàn)的。通常把CPU通過(guò)總線對(duì)微處理器外部(存貯器或 I/O接口)進(jìn)行一次訪問(wèn)所需時(shí)間稱(chēng)為一個(gè)總線周期。一個(gè)總線周期一般包含4個(gè)時(shí)鐘周期,這4個(gè)時(shí)鐘周期分別稱(chēng)4個(gè)狀態(tài)即T1狀態(tài)、T2狀態(tài)、T3狀態(tài)和 T4狀態(tài)。
一、總線周期的概念
1.微處理器是在時(shí)鐘信號(hào)CLK控制下按節(jié)拍工作的。8086/8088系統(tǒng)的時(shí)鐘頻率為4.77MHz,每個(gè)時(shí)鐘周期約為200ns。
2.由于存貯器和I/O端口是掛接在總線上的,CPU對(duì)存貯器和I/O接口的訪問(wèn),是通過(guò)總線實(shí)現(xiàn)的。通常把CPU通過(guò)總線對(duì)微處理器外部(存貯器或I/O接口)進(jìn)行一次訪問(wèn)所需時(shí)間稱(chēng)為一個(gè)總線周期。一個(gè)總線周期一般包含4個(gè)時(shí)鐘周期,這4個(gè)時(shí)鐘周期分別稱(chēng)4個(gè)狀態(tài)即T1狀態(tài)、T2狀態(tài)、T3狀態(tài)和T4狀態(tài)。
二、總線時(shí)序 所謂總線時(shí)序,即CPU通過(guò)總線進(jìn)行操作(讀/寫(xiě)、釋放總線、中斷響應(yīng))時(shí),總線上各信號(hào)之間在時(shí)間上配合關(guān)系,它是同CPU的操作功能有關(guān)的。微處理器所完成的操作可分為如下幾種:
1.系統(tǒng)復(fù)位和啟動(dòng)操作
2.最小方式下的總線讀時(shí)序
3.最小方式下的總線寫(xiě)時(shí)序
4.最小方式下的總線保持
5. 外部中斷響應(yīng)時(shí)序
6.最大方式下的總線讀時(shí)序
7.最大方式下的總線寫(xiě)時(shí)序
8.最大方式下的總線請(qǐng)求/允許時(shí)序
總結(jié)一下,它們之間的關(guān)系就是,指令周期由若干個(gè)機(jī)器周期組成,總線周期一般由4個(gè)時(shí)鐘周期組成。
機(jī)器周期和總線周期 并無(wú)明確的相互包含的關(guān)系。機(jī)器周期指的是完成一個(gè)基本操作的時(shí)間,這個(gè)基本操作有時(shí)可能包含總線讀寫(xiě),因而包含總線周期,但是有時(shí)可能與總線讀寫(xiě)無(wú)關(guān)。
指令周期:是CPU的關(guān)鍵指標(biāo),指取出并執(zhí)行一條指令的時(shí)間。一般以機(jī)器周期為單位,分單指令執(zhí)行周期、雙指令執(zhí)行周期等。處理器的大部分指令(ARM、DSP)均采用單指令執(zhí)行周期。
機(jī)器周期:完成一個(gè)基本操作的時(shí)間單元,如取指周期、取數(shù)周期。
時(shí)鐘周期:CPU的晶振頻率的倒數(shù)的。(fantaxy:晶振一次需要的時(shí)間)
一個(gè)機(jī)器周期一般是一條指令花費(fèi)的時(shí)間,也有些是2個(gè)機(jī)器周期的指令,DJNZ,是雙周期指令。
周期:就是時(shí)間,完成一次任務(wù)的時(shí)間
時(shí)鐘周期:這個(gè)名字的英文clock cycle; clock period;時(shí)鐘是用來(lái)計(jì)時(shí)的,是一個(gè)基本單位;在計(jì)算機(jī)中,cpu的晶振時(shí)間就是一個(gè)最最基本的單位,因此時(shí)鐘周期很基本,別的周期都用它來(lái)參考!