VLSI設(shè)計(jì)基礎(chǔ)2010年

第1章 VLSI設(shè)計(jì)概述

1.1 系統(tǒng)及系統(tǒng)集成

1.1.1 信息鏈

1.1.2 模塊與硬件

1.1.3 系統(tǒng)集成

1.2 VLSI設(shè)計(jì)方法與管理

1.2.1 設(shè)計(jì)層次與設(shè)計(jì)方法

1.2.2 復(fù)雜性管理

1.2.3 版圖設(shè)計(jì)理念

1.3 VLSI設(shè)計(jì)技術(shù)基礎(chǔ)與主流制造技術(shù)

1.4 新技術(shù)對(duì)VLSI的貢獻(xiàn)

1.5 設(shè)計(jì)問題與設(shè)計(jì)工具

1.6 一些術(shù)語與概念

1.7 本書主要內(nèi)容與學(xué)習(xí)方法指導(dǎo)

練習(xí)與思考一

第2章 MOS器件與工藝基礎(chǔ)

2.1 MOS晶體管基礎(chǔ)

2.1.1 MOS晶體管結(jié)構(gòu)及基本工作原理

2.1.2 MOS晶體管的閾值電壓VT

2.1.3 MOS晶體管的電流—電壓方程

2.1.4 MOS器件的平方律轉(zhuǎn)移特性

2.1.5 MOS晶體管的跨導(dǎo)gm

2.1.6 MOS器件的直流導(dǎo)通電阻

2.1.7 MOS器件的交流電阻

2.1.8 MOS器件的最高工作頻率

2.1.9 MOS器件的襯底偏置效應(yīng)

2.1.10 CMOS結(jié)構(gòu)

2.2 CMOS邏輯部件

2.2.1 CMOS倒相器設(shè)計(jì)

2.2.2 CMOS與非門和或非門的結(jié)構(gòu)及其等效倒相器設(shè)計(jì)方法

2.2.3 其他CMOS邏輯門

2.2.4 D觸發(fā)器

2.2.5 內(nèi)部信號(hào)的分布式驅(qū)動(dòng)結(jié)構(gòu)

2.3 MOS集成電路工藝基礎(chǔ)

2.3.1 基本的集成電路加工工藝

2.3.2 CMOS工藝簡化流程

2.3.3 Bi-CMOS工藝技術(shù)

2.4 版圖設(shè)計(jì)

2.4.1 簡單MOSFET版圖

2.4.2 大尺寸MOSFET的版圖設(shè)計(jì)

2.4.3 失配與匹配設(shè)計(jì)

2.5 發(fā)展的MOS器件技術(shù)

2.5.1 物理效應(yīng)對(duì)器件特性的影響

2.5.2 材料技術(shù)

2.5.3 器件結(jié)構(gòu)

練習(xí)與思考二

第3章 設(shè)計(jì)與工藝接口

3.1 設(shè)計(jì)與工藝接口問題

3.1.1 基本問題——工藝線選擇

3.1.2 設(shè)計(jì)的困惑

3.1.3 設(shè)計(jì)與工藝接口

3.2 工藝抽象

3.2.1 工藝對(duì)設(shè)計(jì)的制約

3.2.2 工藝抽象

3.3 電學(xué)設(shè)計(jì)規(guī)則

3.3.1 電學(xué)規(guī)則的一般描述

3.3.2 器件模型參數(shù)

3.3.3 模型參數(shù)的離散及仿真方法

3.4 幾何設(shè)計(jì)規(guī)則

3.4.1 幾何設(shè)計(jì)規(guī)則描述

3.4.2 一個(gè)版圖設(shè)計(jì)的例子

3.5 工藝檢查與監(jiān)控

3.5.1 PCM（Process Control Monitor）

3.5.2 測(cè)試圖形及參數(shù)測(cè)量

本章結(jié)束語

練習(xí)與思考三

第4章 晶體管規(guī)則陣列設(shè)計(jì)技術(shù)

4.1 晶體管陣列及其邏輯設(shè)計(jì)應(yīng)用

4.1.1 全NMOS結(jié)構(gòu)ROM

4.1.2 ROM版圖

4.2 MOS晶體管開關(guān)邏輯

4.3 PLA及其拓展結(jié)構(gòu)

4.3.1 “與非—與非”陣列結(jié)構(gòu)

4.3.2 “或非—或非”陣列結(jié)構(gòu)

4.3.3 多級(jí)門陣列(MGA)

4.4 門陣列

4.4.1 門陣列單元

4.4.2 整體結(jié)構(gòu)設(shè)計(jì)準(zhǔn)則

4.4.3 門陣列在VLSI設(shè)計(jì)中的應(yīng)用形式

4.5 晶體管規(guī)則陣列設(shè)計(jì)技術(shù)應(yīng)用示例

練習(xí)與思考四

第5章 單元庫設(shè)計(jì)技術(shù)

第6章 微處理器

第7章 測(cè)試技術(shù)和可測(cè)試性設(shè)計(jì)

第8章 模擬單元與變換電路

第9章 微機(jī)電系統(tǒng)（MEMS）

第10章 設(shè)計(jì)系統(tǒng)與設(shè)計(jì)技術(shù)

結(jié)束語

參考文獻(xiàn)

本教材為“普通十一五國家級(jí)規(guī)劃教材”，全書共有10章。第1~3章重點(diǎn)介紹了VLSI設(shè)計(jì)的大基礎(chǔ)，包括三個(gè)主要部分：信息接收、傳輸、處理體系結(jié)構(gòu)及與相關(guān)硬件的關(guān)系。第4~6章介紹了數(shù)字VLSI設(shè)計(jì)的技術(shù)與方法。第7章介紹了數(shù)字系統(tǒng)的測(cè)試問題和可測(cè)試性設(shè)計(jì)技術(shù)。第8章介紹了VLSI中的模擬單元和變換電路的設(shè)計(jì)技術(shù)。第9章介紹了微機(jī)電系統(tǒng)（MEMS)及其在系統(tǒng)集成中的關(guān)鍵技術(shù)。第10章主要介紹了設(shè)計(jì)系統(tǒng)、HDL，對(duì)可制造性設(shè)計(jì)（DFM)的一些特殊問題進(jìn)行了討論。

VLSI設(shè)計(jì)基礎(chǔ)課程適合電子和計(jì)算機(jī)相關(guān)專業(yè)的本科生和研究生，也適合工作后需要重溫專業(yè)基礎(chǔ)知識(shí)的工程師。

VLSI設(shè)計(jì)基礎(chǔ)課程背景

集成電路（IntegratedCircuit）在人們的數(shù)字化生活中無處不在，是大部分電子產(chǎn)品運(yùn)行的核心，而其中大部分是超大規(guī)模集成電路（VLSI）。遵循著“摩爾定律”，其集成度、功能和性能的大幅度提升，創(chuàng)造了空前的奇跡。在此背景下，東南大學(xué)開設(shè)了VLSI設(shè)計(jì)基礎(chǔ)課程，帶領(lǐng)學(xué)習(xí)者進(jìn)入到超大規(guī)模集成電路的設(shè)計(jì)領(lǐng)域，了解其背后的原理。

VLSI設(shè)計(jì)基礎(chǔ)課程定位

VLSI設(shè)計(jì)基礎(chǔ)課程課是微電子專業(yè)的主干課程，專注于超大規(guī)模集成電路的設(shè)計(jì)技術(shù)。

VLSI設(shè)計(jì)基礎(chǔ)預(yù)備知識(shí)

學(xué)習(xí)VLSI設(shè)計(jì)基礎(chǔ)課程，學(xué)習(xí)者需要具備一定的半導(dǎo)體原理和器件知識(shí)，必須具備一定的電路知識(shí)基礎(chǔ)。

VLSI設(shè)計(jì)基礎(chǔ)學(xué)習(xí)資料

（注：表格內(nèi)容參考資料）