AD9851

D0~D7: 8位數(shù)據(jù)輸入口，可給內(nèi)部寄存器裝入40位控制數(shù)據(jù)。

PGND：6倍參考時鐘倍頻器的地。

PVCC：6倍參考時鐘倍頻器電源。

W—CLK：字裝入信號，上升沿有效。

FQ—UD：頻率更新控制信號，時鐘上升沿確認輸入數(shù)據(jù)有效。

REFCLOCK：外部參考時鐘輸入。

AGND：模擬地。

AVDD：模擬電源（ 5V）。

DGND：數(shù)字地。

DVDD：數(shù)字電源（ 5V）。

Rset：通過串聯(lián)一個電阻到地，設置DAC輸出滿額時的電流。

VOUTN：內(nèi)部比較器負向輸出端。

VOUTP：內(nèi)部比較器正向輸出端。

VINN：內(nèi)部比較器負向輸入端。

VINP：內(nèi)部比較器正向輸入端。

DACBP：DAC旁路連接端。

IOUTB：”互補“DAC輸出。

IOUT：內(nèi)部DAC輸出端。

RESET：復位端。

AD9851采用直接數(shù)字合成（DDS）技術，以數(shù)字控制振蕩器（DCO）的形式產(chǎn)生頻率/相位可變的正弦波，經(jīng)過內(nèi)部10位的高速數(shù)/ 模轉(zhuǎn)換輸出模擬信號。片內(nèi)高速比較器可以將模擬正弦波信號轉(zhuǎn)變?yōu)榉€(wěn)定的TTL/CMOS兼容的方波輸出。

AD9851高速DDS內(nèi)核可接收32位的頻率控制字輸入，在180MHz的系統(tǒng)時鐘下可輸出的頻率分辨率為180MHz/（2的32次方）。AD9851內(nèi)部提供一個6倍頻的REFCLK倍頻器，可以通過外接一個較低頻率的基準時鐘產(chǎn)生180MHz的內(nèi)部基準時鐘，具有較好的無雜散動態(tài)范圍和相位噪聲特性。芯片內(nèi)部提供了5位可編程相位調(diào)制精度，可使得輸出波形的相位偏移小于11.25度；AD9851內(nèi)部華提供了一個高速比較器，內(nèi)部D/A轉(zhuǎn)換器輸出的正弦波可以通過它轉(zhuǎn)換為方波輸出。

AD9851頻率控制字、相位調(diào)節(jié)字以及可以采用并行或串行方式異步加載到芯片內(nèi)部。并行加載模式有連續(xù)5個8位字節(jié)構(gòu)成，其中第一個8位字節(jié)包括5位相位調(diào)節(jié)字、1位6*REFCLK倍頻器控制、1位電源休眠使能和一位加載模式；其余4個字節(jié)表示32位的頻率控制字。串行加載模式由40位的數(shù)據(jù)流構(gòu)成。

DDS電路可以看成是一個由系統(tǒng)時鐘和N位頻率控制字決定的數(shù)字分頻器，相位累加器相當于模值可變的計數(shù)器。由頻率控制字決定該計數(shù)器的模值，在下一個時鐘脈沖開始相位累加器以新的相位增量進行累加。設置的相位增量越大，累加器循環(huán)一周就越快，從而輸出的頻率就越高。

AD9851接口功能控制簡單，可以用8位并行口或串行口直接輸入頻率、相位等控制數(shù)據(jù)。32位頻率控制字，在180MHz時鐘下，輸出頻率分辨率達0.0372Hz。先進的CMOS工藝使AD9851不僅性能指標一流，而且功耗低，在3.3V供電時，功耗僅為155mW。