步進制自動電話交換機測試

同步計數(shù)器中，各觸發(fā)器的翻轉(zhuǎn)與時鐘脈沖同步。

同步計數(shù)器的工作速度較快，工作頻率也較高。

為了提高計數(shù)速度，可采用同步計數(shù)器，其特點是，計數(shù)脈沖同時接于各位觸發(fā)器的時鐘脈沖輸入端，當計數(shù)脈沖到來時，各觸發(fā)器同時被觸發(fā),應該翻轉(zhuǎn)的觸發(fā)器是同時翻轉(zhuǎn)的，沒有各級延遲時間的積累問題。同步計數(shù)器也可稱為并行計數(shù)器。

1.同步二進制加法計數(shù)器

(1)設(shè)計思想:

① 所有觸發(fā)器的時鐘控制端均由計數(shù)脈沖CP輸入，CP的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新。

② 應控制觸發(fā)器的輸入端，可將觸發(fā)器接成T觸發(fā)器。

當?shù)臀徊幌蚋呶贿M位時，令高位觸發(fā)器的T=0，觸發(fā)器狀態(tài)保持不變;

當?shù)臀幌蚋呶贿M位時，令高位觸發(fā)器的T=1，觸發(fā)器翻轉(zhuǎn)，計數(shù)加1。

(2)當?shù)臀蝗?時再加1，則低位向高位進位。

1+1=1

11+1=100

111+1=1000

1111+1=10000

圖8.4.5是用JK觸發(fā)器(但已令J=K)組成的4位二進制(M=16)同步加計數(shù)器。

由圖可見，各位觸發(fā)器的時鐘脈沖輸入端接同一計數(shù)脈沖CP ，各觸發(fā)器的驅(qū)動方程分別為J0=K0=1,J1=K1=Q0、J2=K2=Q0Q1、 J3=K3=Q0Q1Q2 。

根據(jù)同步時序電路的分析方法，可得到該電路的狀態(tài)表，如表8.4.1所示。設(shè)從初態(tài)0000開始，因為J0=K0=1,所以每輸入一個計數(shù)脈沖CP，最低位觸發(fā)器FF0就翻轉(zhuǎn)一次，其他位的觸發(fā)器FFi僅在 Ji=Ki=Qi-1Qi-2……Q0=1的條件下，在CP 下降沿到來時才翻轉(zhuǎn)。

圖8.4.6是圖8.4.5電路的時序圖，其中虛線是考慮觸發(fā)器的傳輸延遲時間tpd 后的波形。由此圖可知，在同步計數(shù)器中，由于計數(shù)脈沖CP 同時作用于各個觸發(fā)器，所有觸發(fā)器的翻轉(zhuǎn)是同時進行的，都比計數(shù)脈沖CP 的作用時間滯后一個tpd ,因此其工作速度一般要比異步計數(shù)器高。

應當指出的是，同步計數(shù)器的電路結(jié)構(gòu)較異步計數(shù)器復雜，需要增加一些輸入控制電路，因而其工作速度也要受這些控制電路的傳輸延遲時間的限制。

2.同步二進制減法計數(shù)器

(1)設(shè)計思想:

① 所有觸發(fā)器的時鐘控制端均由計數(shù)脈沖CP輸入，CP的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新。

② 應控制觸發(fā)器的輸入端，可將觸發(fā)器接成T觸發(fā)器。

當?shù)臀徊幌蚋呶唤栉粫r，令高位觸發(fā)器的T=0，觸發(fā)器狀態(tài)保持不變;

當?shù)臀幌蚋呶唤栉粫r，令高位觸發(fā)器的T=1，觸發(fā)器翻轉(zhuǎn)，計數(shù)減1。

(2)觸發(fā)器的翻轉(zhuǎn)條件是:當?shù)臀挥|發(fā)器的Q端全1時再減1，則低位向高位借位。

10-1=1

100-1=11

1000-1=111

10000-1=1111

3.同步二進制可逆計數(shù)器

將加法和減法計數(shù)器綜合起來，由控制門進行轉(zhuǎn)換，可得到可逆計數(shù)器。

S為加/減控制端

S=1時，加法計數(shù)

S=0時，減法計數(shù)

實際應用中，有時要求一個計數(shù)器即能作加計數(shù)又能作減計數(shù)。同時兼有加和減兩種計數(shù)功能的計數(shù)器稱為可逆計數(shù)器。

4位二進制同步可逆計數(shù)器如圖8.4.7所示，它是在前面介紹的4位二進制同步加和減計數(shù)器的基礎(chǔ)上，增加一控制電路構(gòu)成的。由圖可知，各觸發(fā)器的驅(qū)動方程分別為

當加/減控制信號X=1時，F(xiàn)F1-FF3中的各J、K 端分別與低位各觸發(fā)器的Q 端接通，進行加計數(shù);當X=0時，各J、K 端分別與低位各觸發(fā)器的Q 端接通，進行減計數(shù)，實現(xiàn)了可逆計數(shù)器的功能。

異步計數(shù)器的計數(shù)脈沖沒有加到所有觸發(fā)器的CP端。當計數(shù)脈沖到來時，各觸發(fā)器的翻轉(zhuǎn)時刻不同。分析時，要特別注意各觸發(fā)器翻轉(zhuǎn)所對應的有效時鐘條件。異步二進制計數(shù)器是計數(shù)器中最基本最簡單的電路，它一般由接成計數(shù)型的觸發(fā)器連接而成，計數(shù)脈沖加到最低位觸發(fā)器的CP端，低位觸發(fā)器的輸出Q作為相鄰高位觸發(fā)器的時鐘脈沖。

1.異步二進制加法計數(shù)器

必須滿足二進制加法原則:逢二進一(1+1=10，即Q由1→0時有進位。)

組成二進制加法計數(shù)器時，各觸發(fā)器應當滿足:

① 每輸入一個計數(shù)脈沖，觸發(fā)器應當翻轉(zhuǎn)一次(即用T′觸發(fā)器);

② 當?shù)臀挥|發(fā)器由1變?yōu)?時，應輸出一個進位信號加到相鄰高位觸發(fā)器的計數(shù)輸入端。

2.異步二進制減法計數(shù)器

必須滿足二進制數(shù)的減法運算規(guī)則:0-1不夠減，應向相鄰高位借位，即10-1=1。

組成二進制減法計數(shù)器時，各觸發(fā)器應當滿足:

① 每輸入一個計數(shù)脈沖，觸發(fā)器應當翻轉(zhuǎn)一次(即用T′觸發(fā)器);

② 當?shù)臀挥|發(fā)器由0變?yōu)?時，應輸出一個借位信號加到相鄰高位觸發(fā)器的計數(shù)輸入端。

圖中顯示的是3位二進制異步減計數(shù)器的邏輯圖和狀態(tài)圖。從初態(tài)000開始，在第一個計數(shù)脈沖作用后，觸發(fā)器FF0由0翻轉(zhuǎn)為1(Q0的借位信號)，此上升沿使FF1也由0翻轉(zhuǎn)為1(Q1的借位信號)，這個上升沿又使FF2 由0翻轉(zhuǎn)為1，即計數(shù)器由000變成了111狀態(tài)。在這一過程中，Q0向Q1進行了借位,Q1向Q2進行了借位。此后，每輸入1個計數(shù)脈沖，計數(shù)器的狀態(tài)按二進制遞減(減1)。輸入第8個計數(shù)脈沖后，計數(shù)器又回到000狀態(tài)，完成一次循環(huán)。因此，該計數(shù)器是23進制(模8)異步減計數(shù)器，它同樣具有分頻作用。

綜上所述，可對二進制異步計數(shù)器歸納出以下兩點:

(1)n位二進制異步計數(shù)器由n個處于計數(shù)工作狀態(tài)(對于D 觸發(fā)器，使Di=Qin;對于JK 觸發(fā)器,使Ji=Ki=1) 的觸發(fā)器組成。各觸發(fā)器之間的連接方式由加、減計數(shù)方式及觸發(fā)器的觸發(fā)方式?jīng)Q定。對于加計數(shù)器,若用上升沿觸發(fā)的觸發(fā)器組成，則應將低位觸發(fā)器的Q 端與相鄰高一位觸發(fā)器的時鐘脈沖輸入端相連(即進位信號應從觸發(fā)器的Q 端引出);若用下降沿觸發(fā)的觸發(fā)器組成,則應將低位觸發(fā)器的Q 端與相鄰高一位觸發(fā)器的時鐘脈沖輸入端連接。對于減計數(shù)器，各觸發(fā)器的連接方式則相反。

(2)在二進制異步計數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉(zhuǎn)必須在低一位觸發(fā)器產(chǎn)生進位信號(加計數(shù))或借位信號(減計數(shù))之后才能實現(xiàn)。故又稱這種類型的計數(shù)器為串行計數(shù)器。也正因為如此，異步計數(shù)器的工作速度較低。