并行總線

簡單的并行接口 簡單的并行接口分0線握手并行接口、1線握手并行接口和2線握手并行接口等多種。 1、0線握手并行接口所謂0線握手(連絡)，即接口電路中不含協(xié)調(diào)數(shù)據(jù)傳送的連絡信號，這是并行接口的最簡形式，它又分輸入并行接口和輸出并行接口以及輸入/輸出雙向并行接口 3種形式。 0線握手輸入接口 在輸入量比較穩(wěn)定的情況下(輸入的狀態(tài)信息在一個的時間內(nèi)不改變，如開關量輸入)，可采用三態(tài)門直接讀取。 0線握手輸出接口 當輸出數(shù)字量無需鎖存時，可采用三態(tài)門直接輸出。 0線雙向輸入/輸出接口當外設與CPU之間需要利用數(shù)據(jù)總線進行雙向傳送信息時，I/O設備即能發(fā)送信息，又能接收信息。

2、1線握手并行接口 1線握手并行接口是在0線握手并行接口的基礎上，增加了一條握手信號線。 1線握手方式總是假設發(fā)送方式所發(fā)送的數(shù)據(jù)已經(jīng)就緒，接收方可以接收。

可編程并行接口 可編程并行接口芯片種類較多，Intel公司的8255A(PPI)，Motorola公司的MC6820(PIA)和Zilog公司的Z80-PIO 都屬于這一類器件。

并行總線，就是并行接口與計算機設備之間傳遞數(shù)據(jù)的通道。采用并行傳送方式在微型計算機與外部設備之間進行數(shù)據(jù)傳送的接口叫并行接口，它有2個主要特點;一是同時并行傳送的二進位數(shù)就是數(shù)據(jù)寬度;二是在計算機與外設之間采用應答式的聯(lián)絡信號來協(xié)調(diào)雙方的數(shù)據(jù)傳送操作，這種聯(lián)絡信號又稱為握手信號。

本書以51單片機為例，深入探討了51單片機外部并行總線擴展電路的設計原理，并詳細介紹了單片機與各種常見外部設備并行總線設計的開發(fā)實例。

本書主要解決單片機外圍存儲器并行總線設計、開關量輸入/輸出并行總線設計、A/D和D/A并行總線設計、液晶并行總線設計、鍵盤并行總線設計、實時時鐘并行總線設計、可編程并行接口芯片設計等難點問題。

在詳細講解單片機并行總線開發(fā)原理的基礎上，對電子工程師設計產(chǎn)品經(jīng)常用到的模塊實例進行了全面、系統(tǒng)的分析和仿真運行。

書中的所有實例都可以直接應用于實際項目開發(fā)，從而加快開發(fā)者的學習速度和產(chǎn)品設計速度。 本書的工程應用性較強，對于單片機初學者(尤其是在校學生)及單片機工程師都會有較大程度的啟發(fā)，本書可作為在校學生的學習教材，也可作為從事單片機相關工作人員的參考資料。

作者:牛余朋、蔡艷平、成 曙

定價:36元

印次:1-1

ISBN:9787302410140

出版日期:2015.10.01

印刷日期:2015.10.20

第1章單片機基礎知識 1

1.1概述 1

1.1.1單片機發(fā)展歷程 1

1.1.2幾種常見的單片機 1

1.1.3單片機的結構及組成 2

1.2數(shù)的進制及位和字節(jié)的含義 3

1.2.1數(shù)制及其轉(zhuǎn)換 3

1.2.2數(shù)和物理現(xiàn)象的關系 6

1.2.3位和字節(jié)的含義 6

1.351單片機基本硬件結構 6

1.3.1硬件結構 6

1.3.2端口結構分析 7

1.4單片機存儲器知識介紹 16

1.4.1概述 16

1.4.2程序存儲器 19

1.4.3數(shù)據(jù)存儲器 19

1.4.4單片機存儲模式 21

1.5單片機CPU的時序 21

1.5.1單片機的時序 21

1.5.2單片機的時鐘電路 22

1.6單片機的外部接口及其擴展 23

1.6.1中斷系統(tǒng) 23

1.6.2定時器/計數(shù)器 24

1.6.3串口 25

1.6.4特有寄存器 25

第2章單片機總線概述 28

2.1總線的基本概念 28

2.1.1總線的定義 28

2.1.2總線的分類 28

2.1.3總線的主要技術指標 31

2.1.4總線驅(qū)動 33

2.1.5總線的標準 33

2.1.6總線的優(yōu)缺點 33

2.2計算機中的總線 34

2.3單片機中的總線 37

第3章Proteus設計與仿真開發(fā) 39

3.1Proteus7簡介 39

3.2Proteus7功能 40

3.2.1Proteus的資源庫和仿真工具 40

3.2.2Proteus7ISIS界面介紹 43

3.2.3Proteus7ISIS仿真方式與虛擬儀器 47

3.2.4Proteus與Keil聯(lián)調(diào) 49

3.3Proteus設計與仿真基礎 50

3.3.1單片機系統(tǒng)的Proteus設計與仿真開發(fā)過程 50

3.3.2ISIS鼠標使用規(guī)則 51

3.3.3Proteus文件類型 51

3.3.4單片機系統(tǒng)的Proteus設計與仿真實例 51

3.3.5單片機系統(tǒng)的Proteus源代碼級調(diào)試 60

3.4Proteus設計及仿真應用與提高 63

3.4.1Proteus與第三方集成開發(fā)環(huán)境的聯(lián)合仿真 63

3.4.2Proteus的一些其他常用設計操作指南 66

第4章單片機并行總線開發(fā)原理 72

4.1概述 72

4.2時序分析 72

4.3三總線的擴展設計方法 75

4.3.1基本思路 75

4.3.2如何構造系統(tǒng)的三總線 75

4.4地址分配和譯碼 77

4.4.1地址譯碼概述 77

4.4.2常用地址譯碼芯片 77

4.4.3地址譯碼設計方法 79

4.5地址鎖存 84

4.5.1地址鎖存概述 84

4.5.2常用地址鎖存芯片 84

4.5.3兩種地址鎖存法 86

4.6如何在程序中編寫程序控制總線 88

4.6.1存儲類型聲明 88

4.6.2變量或數(shù)據(jù)類型 88

4.6.3絕對地址訪問 89

第5章小型PLD設計及其在Proteus中的仿真應用 90

5.1利用Protel進行PLD設計 90

5.1.1PLD的設計 91

5.1.2Proteus對PLD的仿真 93

5.2利用WinCupl進行PLD設計 96

5.2.1PLD編程軟件WinCupl簡介 96

5.2.2編譯WinCupl源文件 96

5.2.3PLD在Proteus中的仿真 99

第6章存儲器并行總線開發(fā) 103

6.1數(shù)據(jù)存儲器的并行總線開發(fā) 103

6.1.1常用靜態(tài)數(shù)據(jù)存儲器介紹 103

6.1.2外部數(shù)據(jù)存儲器設計原理 104

6.1.3外部數(shù)據(jù)存儲器設計實例 106

6.2程序存儲器的并行總線開發(fā) 115

6.2.1常用程序存儲器介紹 116

6.2.2程序存儲器設計原理 118

6.2.3程序存儲器設計實例 120

第7章開關量并行總線開發(fā) 123

7.1概述 123

7.2開關量輸入設計 124

7.2.1緩沖器設計法 125

7.2.2邊沿觸發(fā)型鎖存器設計法 127

7.3開關量輸出設計 129

7.3.1緩沖器設計法 129

7.3.2邊沿觸發(fā)型鎖存器設計法 129

7.3.3數(shù)碼管并行總線設計 131

7.4輸入/輸出聯(lián)合設計 134

7.4.1硬件電路及連線說明 135

7.4.2地址分析 135

7.4.3測試程序與仿真 135

第8章鍵盤并行總線開發(fā) 137

8.1概述 137

8.1.1鍵盤的種類 137

8.1.2鍵盤接口方式 138

8.1.3鍵盤去抖動原則和方法 140

8.1.4鍵盤掃描程序流程 141

8.2鍵盤的并行總線設計 142

8.2.1獨立按鍵式鍵盤并行總線設計法 142

8.2.2矩陣鍵盤并行總線設計法 144

第9章液晶并行總線開發(fā) 150

9.1常見字符式液晶的接口設計 150

9.1.1字符式液晶LCD1602介紹 150

9.1.2字符式液晶LCD1602模擬I/O口設計法 151

9.1.3字符式液晶LCD1602并行總線設計法 153

9.2常見圖像液晶的接口設計 158

9.2.1圖像液晶LCD12864介紹 158

9.2.2圖像液晶LCD12864模擬I/O口設計法 159

9.2.3圖像液晶LCD12864并行總線設計法 160

第10章A/D和D/A轉(zhuǎn)換并行總線開發(fā) 166

10.1A/D轉(zhuǎn)換的并行接口設計 166

10.1.1常用并行A/D轉(zhuǎn)換芯片介紹 167

10.1.2A/D轉(zhuǎn)換的模擬I/O口設計法 170

10.1.3A/D轉(zhuǎn)換的并行總線設計法 173

10.2D/A轉(zhuǎn)換的并行接口設計 176

10.2.1常用并行D/A轉(zhuǎn)換芯片介紹 176

10.2.2D/A轉(zhuǎn)換的模擬I/O口設計法 178

10.2.3D/A轉(zhuǎn)換的并行總線設計法 181

第11章實時時鐘并行總線開發(fā) 184

11.1帶并行總線的常用時鐘芯片介紹 184

11.2DS12C887模擬I/O口設計法 189

11.2.1硬件電路及連線說明 189

11.2.2測試程序及仿真 189

11.3DS12C887并行總線設計法 193

11.3.1硬件電路及連線說明 193

11.3.2地址分析 194

11.3.3測試程序及仿真 194

第12章可編程通用并行接口芯片 198

12.18255A芯片簡介 198

12.28255A工作方式詳解 200

12.3仿真示例 204

12.3.1硬件電路及連線說明 204

12.3.2測試程序與仿真 205

第13章AVR單片機并行總線開發(fā) 206

13.1硬件電路及連線說明 206

13.2擴展存儲器部分 207

13.3輸入/輸出部分 208