CMOS邏輯電路集成電路

CMOS是單詞的首字母縮寫，集成電路是一塊微小的硅片，它包含有幾百萬個電子元件。術(shù)語IC隱含的含義是將多個單獨的集成電路集成到一個電路中，產(chǎn)生一個十分緊湊的器件。在通常的術(shù)語中，集成電路通常稱為芯片，而為計算機應用設計的IC稱為計算機芯片。

雖然制造集成電路的方法有多種，但對于數(shù)字邏輯電路而言CMOS是主要的方法。桌面?zhèn)€人計算機、工作站、視頻游戲以及其它成千上萬的其它產(chǎn)品都依賴于CMOS集成電路來完成所需的功能。當我們注意到所有的個人計算機都使用專門的CMOS芯片，如眾所周知的微處理器，來獲得計算性能時， CMOS IC的重要性就不言而喻了。CMOS之所以流行的一些原因為:

·邏輯函數(shù)很容易用CMOS電路來實現(xiàn)。

·CMOS允許極高的邏輯集成密度。其含義就是邏輯電路可以做得非常小，可以制造在極小的面積上。

·用于制造硅片CMOS芯片的工藝已經(jīng)是眾所周知，并且CMOS芯片的制造和銷售價格十分合理。

這些特征及其它特征都為CMOS成為制造IC的主要工藝提供了基礎。

CMOS可以作為學習在電子網(wǎng)絡中如何實現(xiàn)邏輯功能的工具。CMOS它允許我們用簡單的概念和模型來構(gòu)造邏輯電路。而理解這些概念只需要基本的電子學概念。

CMOS邏輯門電路的系列及主要參數(shù):

1．CMOS邏輯門電路的系列

CMOS集成電路誕生于20世紀60年代末，經(jīng)過制造工藝的不斷改進，在應用的廣度上已與TTL平分秋色，它的技術(shù)參數(shù)從總體上說，已經(jīng)達到或接近TTL的水平，其中功耗、噪聲容限、扇出系數(shù)等參數(shù)優(yōu)于TTL。CMOS集成電路主要有以下幾個系列。

（1）基本的CMOS——4000系列。

這是早期的CMOS集成邏輯門產(chǎn)品，工作電源電壓范圍為3～18V，由于具有功耗低、噪聲容限大、扇出系數(shù)大等優(yōu)點，已得到普遍使用。缺點是工作速度較低，平均傳輸延遲時間為幾十ns，最高工作頻率小于5MHz。

（2）高速的CMOS——HC（HCT）系列。

該系列電路主要從制造工藝上作了改進，使其大大提高了工作速度，平均傳輸延遲時間小于10ns，最高工作頻率可達50MHz。HC系列的電源電壓范圍為2～6V。HCT系列的主要特點是與TTL器件電壓兼容，它的電源電壓范圍為4.5～5.5V。它的輸入電壓參數(shù)為VIH（min）=2.0V；VIL（max）=0.8V，與TTL完全相同。另外，74HC/HCT系列與74LS系列的產(chǎn)品，只要最后3位數(shù)字相同，則兩種器件的邏輯功能、外形尺寸，引腳排列順序也完全相同，這樣就為以CMOS產(chǎn)品代替TTL產(chǎn)品提供了方便。

（3）先進的CMOS——AC（ACT）系列

該系列的工作頻率得到了進一步的提高，同時保持了CMOS超低功耗的特點。其中ACT系列與TTL器件電壓兼容，電源電壓范圍為4.5～5.5V。AC系列的電源電壓范圍為1.5～5.5V。AC（ACT）系列的邏輯功能、引腳排列順序等都與同型號的HC（HCT）系列完全相同。

2．CMOS邏輯門電路的主要參數(shù)

CMOS門電路主要參數(shù)的定義同TTL電路，下面主要說明CMOS電路主要參數(shù)的特點。

（1）輸出高電平VOH與輸出低電平VOL。CMOS門電路VOH的理論值為電源電壓VDD，VOH（min）=0.9VDD；VOL的理論值為0V，VOL（max）=0.01VDD。所以CMOS門電路的邏輯擺幅（即高低電平之差）較大，接近電源電壓VDD值。

（2）閾值電壓Vth。從CMOS非門電壓傳輸特性曲線中看出，輸出高低電平的過渡區(qū)很陡，閾值電壓Vth約為VDD/2。

（3）抗干擾容限。CMOS非門的關(guān)門電平VOFF為0.45VDD，開門電平VON為0.55VDD。因此，其高、低電平噪聲容限均達0.45VDD。其他CMOS門電路的噪聲容限一般也大于0.3VDD，電源電壓VDD越大，其抗干擾能力越強。

（4）傳輸延遲與功耗。CMOS電路的功耗很小，一般小于1 mW/門，但傳輸延遲較大，一般為幾十ns/門，且與電源電壓有關(guān)，電源電壓越高，CMOS電路的傳輸延遲越小，功耗越大。前面提到74HC高速CMOS系列的工作速度己與TTL系列相當。

（5）扇出系數(shù)。因CMOS電路有極高的輸入阻抗，故其扇出系數(shù)很大，一般額定扇出系數(shù)可達50。但必須指出的是，扇出系數(shù)是指驅(qū)動CMOS電路的個數(shù)，若就灌電流負載能力和拉電流負載能力而言，CMOS電路遠遠低于TTL電路。

CMOS邏輯門電路是在TTL電路問世之后 ，所開發(fā)出的第二種廣泛應用的數(shù)字集成器件，從發(fā)展趨勢來看，由于制造工藝的改進，CMOS電路的性能有可能超越TTL而成為占主導地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠優(yōu)于TTL。此外，幾乎所有的超大規(guī)模存儲器件 ，以及PLD器件都采用CMOS藝制造，且費用較低。　早期生產(chǎn)的CMOS門電路為4000系列 ，隨后發(fā)展為4000B系列。當前與TTL兼容的CMOS　器件如74HCT系列等可與TTL器件交換使用。

1.開啟電壓VT

·開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導電溝道所需的柵極電壓；·標準的N溝道MOS管，VT約為3～6V；·通過工藝上的改進，可以使MOS管的VT值降到2～3V。

2. 直流輸入電阻RGS

·即在柵源極之間加的電壓與柵極電流之比

·這一特性有時以流過柵極的柵流表示

·MOS管的RGS可以很容易地超過1010Ω。

3. 漏源擊穿電壓BVDS

·在VGS=0（增強型）的條件下 ，在增加漏源電壓過程中使ID開始劇增時的VDS稱為漏源擊穿電壓BVDS

·ID劇增的原因有下列兩個方面：

（1）漏極附近耗盡層的雪崩擊穿

（2）漏源極間的穿通擊穿

·有些MOS管中，其溝道長度較短，不斷增加VDS會使漏區(qū)的耗盡層一直擴展到源區(qū)，使溝道長度為零，即產(chǎn)生漏源間的穿通，穿通后源區(qū)中的多數(shù)載流子，將直接受耗盡層電場的吸引，到達漏區(qū)，產(chǎn)生大的ID 。

4. 柵源擊穿電壓BVGS

·在增加柵源電壓過程中，使柵極電流IG由零開始劇增時的VGS，稱為柵源擊穿電壓BVGS。

5. 低頻跨導gm

·在VDS為某一固定數(shù)值的條件下 ，漏極電流的微變量和引起這個變化的柵源電壓微變量之比稱為跨導

·gm反映了柵源電壓對漏極電流的控制能力

·是表征MOS管放大能力的一個重要參數(shù)

·一般在十分之幾至幾mA/V的范圍內(nèi) 。

6. 導通電阻RON

·導通電阻RON說明了VDS對ID的影響 ，是漏極特性某一點切線的斜率的倒數(shù)

·在飽和區(qū)，ID幾乎不隨VDS改變，RON的數(shù)值很大 ，一般在幾十千歐到幾百千歐之間

·由于在數(shù)字電路中 ，MOS管導通時經(jīng)常工作在VDS=0的狀態(tài)下，所以這時的導通電阻RON可用原點的RON來近似

·對一般的MOS管而言，RON的數(shù)值在幾百歐以內(nèi) 。

7. 極間電容

·三個電極之間都存在著極間電容：柵源電容CGS 、柵漏電容CGD和漏源電容CDS

·CGS和CGD約為1～3pF

·CDS約在0.1～1pF之間。

8. 低頻噪聲系數(shù)NF

·噪聲是由管子內(nèi)部載流子運動的不規(guī)則性所引起的

·由于它的存在，就使一個放大器即便在沒有信號輸人時，在輸出端也出現(xiàn)不規(guī)則的電壓或電流變化

·噪聲性能的大小通常用噪聲系數(shù)NF來表示，它的單位為分貝（dB）

·這個數(shù)值越小，代表管子所產(chǎn)生的噪聲越小

·低頻噪聲系數(shù)是在低頻范圍內(nèi)測出的噪聲系數(shù)

·場效應管的噪聲系數(shù)約為幾個分貝，它比雙極性三極管的要小 。2100433B

CMOS邏輯電路緩沖器最基本線路構(gòu)成的門電路存在著抗干擾性能差和不對稱等缺點。為了克服這些缺點，可以在輸出或輸入端附加反相器作為緩沖級；也可以輸出或輸入端同時都加反相器作為緩沖級。這樣組成的門電路稱為帶緩沖器的門電路。帶緩沖輸出的門電路輸出端都是1個反相器，輸出驅(qū)動能力僅由該輸出級的管子特性決定，與各輸入端所處邏輯狀態(tài)無關(guān)。而不帶緩沖器的門電路其輸出驅(qū)動能力與輸入狀態(tài)有關(guān)。另一方面。帶緩沖器的門電路的轉(zhuǎn)移特性至少是由3級轉(zhuǎn)移特性相乘的結(jié)果，因此轉(zhuǎn)換區(qū)域窄，形狀接近理想矩形，并且不隨輸入使用端數(shù)的情況而變化、加緩沖器的門電路，抗干擾性能提高10%電源電壓。此外，帶緩沖器的門電路還有輸出波形對稱、交流電壓增益大、帶寬窄、輸入電容比較小等優(yōu)點。不過，由于附加了緩沖級，也帶來了一些缺點。例如傳輸延遲時間加大，因此，帶緩沖器的門電路不適宜用在高速電路系統(tǒng)中。

在CPU的設計中，一般輸出線的直流負載能力可以驅(qū)動一個TTL負載，而在連接中，CPU的一根地址線或數(shù)據(jù)線，可能連接多個存儲器芯片，但存儲器芯片都為MOS電路，主要是電容負載，直流負載遠小于TTL負載。故小型系統(tǒng)中，CPU可與存儲器直接相連，在大型系統(tǒng)中就需要加緩沖器。

CMOS邏輯電路緩沖器何程序或數(shù)據(jù)要為CPU所使用，必須先放到主存儲器（內(nèi)存）中，即CPU只與主存交換數(shù)據(jù)，所以主存的速度在很大程度上決定了系統(tǒng)的運行速度。程序在運行期間，在一個較短的時間間隔內(nèi)，由程序產(chǎn)生的地址往往集中在存儲器的一個很小范圍的地址空間內(nèi)。指令地址本來就是連續(xù)分布的，再加上循環(huán)程序段和子程序段要多次重復執(zhí)行，因此對這些地址中的內(nèi)容的訪問就自然的具有時間集中分布的傾向。數(shù)據(jù)分布的集中傾向不如程序這么明顯，但對數(shù)組的存儲和訪問以及工作單元的選擇可以使存儲器地址相對地集中。這種對局部范圍的存儲器地址頻繁訪問，而對此范圍外的地址訪問甚少的現(xiàn)象被稱為程序訪問的局部化（Locality of Reference）性質(zhì)。由此性質(zhì)可知，在這個局部范圍內(nèi)被訪問的信息集合隨時間的變化是很緩慢的，如果把在一段時間內(nèi)一定地址范圍被頻繁訪問的信息集合成批地從主存中讀到一個能高速存取的小容量存儲器中存放起來，供程序在這段時間內(nèi)隨時采用而減少或不再去訪問速度較慢的主存，就可以加快程序的運行速度。這個介于CPU和主存之間的高速小容量存儲器就稱之為高速緩沖存儲器，簡稱Cache。不難看出，程序訪問的局部化性質(zhì)是Cache得以實現(xiàn)的原理基礎。同理，構(gòu)造磁盤高速緩沖存儲器（簡稱磁盤Cache），也將提高系統(tǒng)的整體運行速度。CPU一般設有一級緩存（L1 Cache）和二級緩存（L2 Cache）。一級緩存是由CPU制造商直接做在CPU內(nèi)部的，其速度極快，但容量較小，一般只有十幾K。PⅡ以前的PC一般都是將二級緩存做在主板上，并且可以人為升級，其容量從256KB到1MB不等，而PⅡ CPU則采用了全新的封裝方式，把CPU內(nèi)核與二級緩存一起封裝在一只金屬盒內(nèi)，并且不可以升級。二級緩存一般比一級緩存大一個數(shù)量級以上，另外，在CPU中，已經(jīng)出現(xiàn)了帶有三級緩存的情況。Cache的基本操作有讀和寫，其衡量指標為命中率，即在有Cache高速緩沖存儲器：

CMOS邏輯電路緩沖器上面介紹的基本都是常說的內(nèi)存的方方面面，下面我們來認識一下高速緩沖存儲器，即Cache。我們知道，任何程序或數(shù)據(jù)要為CPU所使用，必須先放到主存儲器（內(nèi)存）中，即CPU只與主存交換數(shù)據(jù)，所以主存的速度在很大程度上決定了系統(tǒng)的運行速度。程序在運行期間，在一個較短的時間間隔內(nèi)，由程序產(chǎn)生的地址往往集中在存儲器的一個很小范圍的地址空間內(nèi)。指令地址本來就是連續(xù)分布的，再加上循環(huán)程序段和子程序段要多次重復執(zhí)行，因此對這些地址中的內(nèi)容的訪問就自然的具有時間集中分布的傾向。數(shù)據(jù)分布的集中傾向不如程序這么明顯，但對數(shù)組的存儲和訪問以及工作單元的選擇可以使存儲器地址相對地集中。這種對局部范圍的存儲器地址頻繁訪問，而對此范圍外的地址訪問甚少的現(xiàn)象被稱為程序訪問的局部化（Locality of Reference）性質(zhì)。由此性質(zhì)可知，在這個局部范圍內(nèi)被訪問的信息集合隨時間的變化是很緩慢的，如果把在一段時間內(nèi)一定地址范圍被頻繁訪問的信息集合成批地從主的系統(tǒng)中，CPU訪問數(shù)據(jù)時，在Cache中能直接找到的概率，它是Cache的一個重要指標，與Cache的大小、替換算法、程序特性等因素有關(guān)。增加Cache后，CPU訪問主存的速度是可以預算的，64KB的Cache可以緩沖4MB的主存，且命中率都在90%以上。以主頻為100MHz的CPU（時鐘周期約為10ns）、20ns的Cache、70ns的RAM、命中率為90%計算，CPU訪問主存的周期為：有Cache時，20×0.9 70×0.1=34ns；無Cache時，70×1=70ns。由此可見，加了Cache后，CPU訪問主存的速度大大提高了，但有一點需注意，加Cache只是加快了CPU訪問主存的速度，而CPU訪問主存只是計算機整個操作的一部分，所以增加Cache對系統(tǒng)整體速度只能提高10~20%左右。

緩沖寄存器又稱緩沖器，它分輸入緩沖器和輸出緩沖器兩種。前者的作用是將外設送來的數(shù)據(jù)暫時存放，以便處理器將它取走；后者的作用是用來暫時存放處理器送往外設的數(shù)據(jù)。有了數(shù)控緩沖器，就可以使高速工作的CPU與慢速工作的外設起協(xié)調(diào)和緩沖作用，實現(xiàn)數(shù)據(jù)傳送的同步。由于緩沖器接在數(shù)據(jù)總線上，故必須具有三態(tài)輸出功能。