寄存器電路

寄存器電路定義

基本寄存器是由觸發(fā)器組成的，一個觸發(fā)器就是一個寄存器，它可以儲存一位二進(jìn)制數(shù)碼。需要存儲四位二進(jìn)制數(shù)碼時，只要把四個觸發(fā)器并聯(lián)起來，就可以組成一個四位二進(jìn)制寄存器，它能接受和存儲四位二進(jìn)制數(shù)碼。圖2是由4個D觸發(fā)器構(gòu)成的基本寄存器邏輯電路，每個觸發(fā)器的cP端并聯(lián)起來作為控制端。需要存儲的數(shù)碼加到觸發(fā)器的D輸入端。四個觸發(fā)器的CP端接在一起，成為寄存器的控制端，需要存儲的數(shù)碼加到觸發(fā)器的D輸入端。

寄存器電路特點

根據(jù)D觸發(fā)器的性質(zhì)，上述的寄存器有以下基本特點。

(1)CP=0

當(dāng)CP=0時，觸發(fā)器保持原狀態(tài)不變，即：

(2)CP=1

當(dāng)CP=1(上升沿)時，觸發(fā)器的狀態(tài)為D輸入端的狀態(tài)，即：

由此可見，D觸發(fā)器只在CP=1(上升沿)時，才會接收和存儲數(shù)碼。

另外，由于4個觸發(fā)器的

寄存器電路工作原理

如果要存儲二進(jìn)制數(shù)1001，它們被分別加到觸發(fā)器的D輸入端。當(dāng)時鐘脈沖CP到來時，由于D觸發(fā)器的特性是在CP=1時，

寄存器和組合邏輯是數(shù)字邏輯電路的兩大基本要素。寄存器一般和同步時序邏輯關(guān)聯(lián)，其特點為僅當(dāng)時鐘的沿(上升沿或下降沿)到達(dá)時，才有可能發(fā)生輸出的改變。根據(jù)實現(xiàn)目標(biāo)不同，寄存器的建模結(jié)構(gòu)略有不同，需要注意如下要點：

①寄存器信號聲明：寄存器定義是reg型。但是請注意，這個命題的反命題不一定成立。某些信號雖然被定義為reg型，但是最終綜合實現(xiàn)結(jié)果并不是寄存器，如“cnt—out—plus”雖然被指定為reg型，但是實現(xiàn)時是純組合邏輯。只有定義為reg型，且always的敏感表為posedge或negedge沿敏感操作時，該信號才是寄存器。

②時鐘輸入：在每個時鐘的正沿或負(fù)沿對數(shù)據(jù)進(jìn)行處理。數(shù)據(jù)的正沿或負(fù)沿起作用，是在always的敏感表中通過posedge和negedge指定的。

③異步復(fù)位/置位：絕大多數(shù)目標(biāo)器件的寄存器模型都包含異步復(fù)位/置位端。異步復(fù)位/置位是指無論時鐘沿是否有效，當(dāng)復(fù)位/置位信號有效沿到達(dá)時，復(fù)位/置位立即發(fā)揮功能。指定異步復(fù)位/置位時，只需在always的敏感表中加入復(fù)位/置位信號的有效沿即可。下例描述的異步復(fù)位電路是最常用的寄存器復(fù)位形式之一。

④同步復(fù)位/置位：任何寄存器都可實現(xiàn)同步復(fù)位/置位功能。指定同步復(fù)位/置位時，always的敏感表中僅有時鐘沿信號，當(dāng)同步復(fù)位/置位信號變化時，同步復(fù)位/置位并不立即發(fā)生，僅僅當(dāng)時鐘沿采到同步復(fù)位/置位的有效電平時，才會在時鐘沿到達(dá)時刻進(jìn)行復(fù)位/置位操作。

⑤同時使用時鐘上升和下降沿的問題：有時因為數(shù)據(jù)采樣或調(diào)整數(shù)據(jù)相位等需求，設(shè)計者會在一個always的敏感表中同時使用時鐘的posedge和negedge，或者在兩個always的敏感表中分別使用時鐘的posedge和negedge對某些寄存器電路操作。在這兩種描述下，當(dāng)時鐘上沿或下沿到達(dá)時，該寄存器電路都會做相應(yīng)的操作。這個雙沿電路往往可以等同于使用了原時鐘的倍頻時鐘的單沿操作電路。對于實現(xiàn)在PLD的設(shè)計而言，同時使用時鐘的上、下沿往往是不推薦的，因為PLD內(nèi)嵌的PLL/DLL和一些時鐘電路往往只能對時鐘的一個沿保證非常好的指標(biāo)，而另一個沿的抖動、偏斜、斜率等指標(biāo)不見得非常優(yōu)化，有時同時使用時鐘的正負(fù)沿會因時鐘的抖動、偏斜、占空比、斜率等問題造成一定的性能惡化。因此推薦的做法是：將原時鐘通過PLL/DLL倍頻，然后使用倍頻時鐘的單沿(如上升沿)進(jìn)行操作。但是電路設(shè)計不可一概而論，如果必須使用時鐘的雙沿對同一個寄存器操作時，請設(shè)計者明確此時相當(dāng)于使用了倍頻時鐘。

任何現(xiàn)代的數(shù)字電路系統(tǒng)，特別是一些大型的數(shù)字處理系統(tǒng)，往往不可能一次性地把所有的數(shù)據(jù)都處理好，因此在處理的過程中都必須把需要處理的某些數(shù)據(jù)、代碼先寄存起來，以便在需要的時候隨時取用。

在數(shù)字電路系統(tǒng)工作過程中，把正在處理的二進(jìn)制數(shù)據(jù)或代碼暫時存儲起來的操作叫做寄存，實現(xiàn)寄存功能的電路稱為寄存器。寄存器是一種最基本的時序邏輯電路，在各種數(shù)字電路系統(tǒng)中幾乎是無所不在，使用非常廣泛。常用的集成電路寄存器按能夠寄存數(shù)據(jù)的位數(shù)來命名，如4位寄存器、8位寄存器、16位寄存器等。

寄存器按它具備的功能可分為兩大類：數(shù)碼寄存器和移位寄存器。若按照寄存器內(nèi)部組成電路所使用的晶體管不同種類來區(qū)分，可以分成如晶體管一晶體管邏輯(TTL)、互補(bǔ)場效應(yīng)晶體管邏輯(CMOS)等許多種類，目前使用最多的就是TTL寄存器和CMOS寄存器，它們都是中、小規(guī)模的集成電路器件。

寄存器電路是數(shù)字邏輯電路的基礎(chǔ)模塊。寄存器用于寄存一組二值代碼，它被廣泛地用于各類數(shù)字系統(tǒng)和數(shù)字計算機(jī)中。由于一個觸發(fā)器能夠存儲一位二值代碼，所以用N個觸發(fā)器能夠存儲N位二值代碼。對于寄存器中的觸發(fā)器，只要求它們具有置高電平1、置低電平0的功能就可以了，因此，無論是用同步R-S結(jié)構(gòu)觸發(fā)器，還是用主從結(jié)構(gòu)或邊沿觸發(fā)結(jié)構(gòu)的觸發(fā)器，都可以組成寄存器電路。

在計算機(jī) CPU 中，為配合全加器的算術(shù)運算， N 個觸發(fā)器串聯(lián)可組成移位寄存器。例如，由四位D觸發(fā)器組成的向有數(shù)據(jù)移位的移位寄存器以及移位波形圖如圖1所示。

寄存器電路定義

移位寄存器電路和鎖存器電路一樣，都是暫時存放數(shù)據(jù)的部件。數(shù)字電路中常要進(jìn)行加減乘除運算，加法和減法運算通常是用加法器和減法器來完成，而乘除運算則是用移位以后再加減的方法完成的。數(shù)字信號在傳送時，將數(shù)碼一位一位按順序傳送的方式叫串行傳送，將幾位數(shù)碼同時傳送的叫并行傳送。因此，對于寄存器電路除要求它能接收、存儲和傳送數(shù)碼外，有時還要求它把數(shù)碼進(jìn)行移位，這種寄存器電路被稱為移位寄存器電路。

寄存器電路適用場合

移位寄存器是數(shù)字系統(tǒng)中的一個重要部件，應(yīng)用很廣泛。例如在串行運算中，需要用移位寄存器把二進(jìn)制的數(shù)據(jù)—位一位依次送入，再用全加器進(jìn)行運算。運算的結(jié)果又一位一位依次存入移位寄存器中。在有些數(shù)字裝置中，要將并行傳送的數(shù)據(jù)轉(zhuǎn)換成串行傳送，或者將串行傳送的數(shù)據(jù)轉(zhuǎn)換成并行傳送，要完成這些轉(zhuǎn)換也霈要使用移位寄存器。

寄存器電路電路特征

從邏輯結(jié)構(gòu)上看，移位寄存器電路有以下2個顯著特征。

(1)由相同寄存單元組成

移位寄存器是由相同的寄存單元組成的。一般來說，寄存單元的個數(shù)就是移位寄存器的位數(shù)。為了完成不同的移位功能，每個寄存單元的輸出與其相鄰的下一個寄存單元輸入之間的連接方式也不同。

(2)公用時鐘

所有寄存單元公用一個時鐘，在公共時鐘作用下，各個寄存單元的工作是同步的。每輸入一個時鐘脈沖，7寄存器的數(shù)據(jù)就順序伺左或向右移動一位。寄存單元一般是主從結(jié)構(gòu)的觸發(fā)器。

寄存器電路移位寄存器類型

CMOS移位寄存器屬子中規(guī)模集成電路，通常可按數(shù)據(jù)傳輸方式的不同進(jìn)行分類，從數(shù)據(jù)輸入方式看，移位寄存器有串行輸入和并行輸入之分。串行輸入就是在時鐘脈沖作用下，把要輸入的數(shù)據(jù)從一個輸入端依次一位一位地送入寄存器。并行輸入就是把要輸入的數(shù)據(jù)從幾個輸入端同時送入寄存器。

在CMOS移位寄存器中，有的品種只具有1種輸入方式，例如只具有串行輸入方式，但也有些品種同時兼有并行和串行2種方式。串行輸入的數(shù)據(jù)加到第一個寄存單元的輸入端，在時鐘脈沖的作用下輸入；數(shù)據(jù)傳送速度較慢。并行輸入的數(shù)據(jù)一般由寄存單元的R、S端送入，傳送速度較快。