DMA控制器結構

一般而言，DMA控制器將包括一條地址總線、一條數據總線和控制寄存器。高效率的DMA控制器將具有訪問其所需要的任意資源的能力，而無須處理器本身的介入，它必須能產生中斷。最后，它必須能在控制器內部計算出地址。

一個處理器可以包含多個DMA控制器。每個控制器有多個DMA通道，以及多條直接與存儲器站(memory bank)和外設連接的總線，如圖1所示。在很多高性能處理器中集成了兩種類型的DMA控制器。第一類通常稱為“系統(tǒng)DMA控制器”，可以實現對任何資源(外設和存儲器)的訪問，對于這種類型的控制器來說，信號周期數是以系統(tǒng)時鐘(SCLK)來計數的，以ADI的Blackfin處理器為 例，頻率最高可達133MHz。第二類稱為內部存儲器DMA控制器(IMDMA)，專門用于內部存儲器所處位置之間的相互存取操作。因為存取都發(fā)生在內部 (L1－L1、L1－L2，或者L2－L2)，周期數的計數則以內核時鐘(CCLK)為基準來進行，該時鐘的速度可以超過600MHz。

每個DMA控制器有一組FIFO，起到DMA子系統(tǒng)和外設或存儲器之間的緩沖器的作用。對于MemDMA(Memory DMA)來說，傳輸的源端和目標端都有一組FIFO存在。當資源緊張而不能完成數據傳輸的話，則FIFO可以提供數據的暫存區(qū)，從而提高性能。

因為你通常會在代碼初始化過程中對DMA控制器進行配置，內核就只需要在數據傳輸完成后對中斷做出響應即可。你可以對DMA控制進行編程，讓其與內核并行地移動數據，而同時讓內核執(zhí)行其基本的處理任務—那些應該讓它專注完成的工作。

DMA既可以指內存和外設直接存取數據這種內存訪問的計算機技術，又可以指實現該技術的硬件模塊（對于通用計算機PC而言，DMA控制邏輯由CPU和DMA控制接口邏輯芯片共同組成，嵌入式系統(tǒng)的DMA控制器內建在處理器芯片內部，一般稱為DMA控制器，DMAC）。

值得注意的是，通常只有數據流量較大(kBps或者更高)的外設才需要支持DMA能力，這些應用方面典型的例子包括視頻、音頻和網絡接口 。

有兩類主要的DMA傳輸結構：寄存器模式和描述符模式。無論屬于哪一類DMA，表1的幾種信息都會在DMA控制器中出現。當DMA以寄存器模式工作時，DMA控制器只是簡單地利用寄存器中所存儲的參數值。在描述符模式中，DMA控制器在存儲器中查找自己的配置參數。

（1）基于寄存器的DMA

在基于寄存器的DMA內部，處理器直接對DMA控制寄存器進行編程，來啟動傳輸。基于寄存器的DMA提供了最佳的DMA控制器性能，因為寄存器并不需要不斷地從存儲器中的描述符上載入數據，而內核也不需要保持描述符。基于寄存器的DMA由兩種子模式組成：自動緩沖(Autobuffer)模式和停止模式。在自動緩沖DMA中，當一個傳輸塊傳輸完畢，控制寄存器就自動重新載入其最初的設定值，同一個DMA進程重新啟動，開銷為零。如果將一個自動緩沖DMA設定為從外設傳輸一定數量的字到 L1數據存儲器的緩沖器上，則DMA控制器將會在最后一個字傳輸完成的時刻就迅速重新載入初始的參數。這構成了一個“循環(huán)緩沖器”，因為當一個量值被寫入 到緩沖器的最后一個位置上時，下一個值將被寫入到緩沖器的第一個位置上。

自動緩沖DMA特別適合于對性能敏感的、存在持續(xù)數據流的應用。DMA控制器可以在獨立于處理器其他活動的情況下讀入數據流，然后在每次傳輸結束時，向內核發(fā)出中斷。

停止模式的工作方式與自動緩沖DMA類似，區(qū)別在于各寄存器在DMA結束后不會重新載入，因 此整個DMA傳輸只發(fā)生一次。停止模式對于基于某種事件的一次性傳輸來說十分有用。例如，非定期地將數據塊從一個位置轉移到另一個位置。當你需要對事件進 行同步時，這種模式也非常有用。例如，如果一個任務必須在下一次傳輸前完成的話，則停止模式可以確保各事件發(fā)生的先后順序。此外，停止模式對于緩沖器的初 始化來說非常有用。

（2）描述符模型

基于描述符(descriptor)的DMA要求在存儲器中存入一組參數，以 啟動DMA的系列操作。該描述符所包含的參數與那些通常通過編程寫入DMA控制寄存器組的所有參數相同。不過，描述符還可以容許多個DMA操作序列串在一 起。在基于描述符的DMA操作中，我們可以對一個DMA通道進行編程，在當前的操作序列完成后，自動設置并啟動另一次DMA傳輸?；诿枋龇姆绞綖楣芾?系統(tǒng)中的DMA傳輸提供了最大的靈活性 。

DMAC可以在兩種模式下運行：無描述符存取模式和描述符存取模式。模式的選取由DCSRx[NODESCFETCH]位決定。同樣在同一時間內，不同的通道里可以分別使用這兩種模式。通道在轉換運行模式之前必須停止數據處理。如果出現錯誤，則通道停留在停止狀態(tài)，等待程序處理。

（1）無描述符存取模式

在無描述符存取模式下，DDADRx被保留。程序不可以向DDADRx中寫入數據，并且必須加載DSADRx、DTADRx和DCMDx寄存器。當運行位被設置，DMAC立刻運行以傳輸數據。無描述符存取在數據傳輸的開始時被執(zhí)行。

一個典型的無描述符存取操作順序如下。

1）復位后，通道處于未初始化狀態(tài)。

2）設置DCSR[RUN]位為0，設置DCSR[NODESCFETCH]位為1。

3）程序將源地址寫入DSADR寄存器，將目標地址寫入DTADR寄存器，將命令寫入DCMD寄存器。

4）向DCSR[RUN]位中寫入1，然后無描述符存取被執(zhí)行。

5）通道等待數據傳輸請求。

6）通道傳輸數據，數據量由DCMD[SIZE]和DCMD[LENGTH]較小者決定。

7）在DCMD[LENGTH]被設置為0之前，通道等待下一次數據請求。

8）DDADR[STOP]被設置為1，通道運行終止。

（2） 有描述符存取模式

在有描述符存取模式下，DMAC的寄存器用內存中的DMA描述符數據填充。多個DMA描述符可以被鏈成一個鏈表。這就允許DMA通道在一系列不連續(xù)的地址上進行數據傳輸。一個典型的有描述符存取模式的操作步驟如下。

1）復位后，通道處于未初始化狀態(tài)。

2）程序將描述符地址（16字節(jié)對齊）寫入DDADR寄存器。

3）程序向DCSR[RUN]中寫入1。

4）DMAC從DDADR標記的地址中讀取4字長的描述符，其中各字加載情況如下：

· Word [0] -> DDADRx寄存器；

· Word [1] -> DSADRx寄存器；

· Word [2] -> DTADRx寄存器；

· Word [3] -> DCMDx寄存器。

5）通道等待數據傳輸請求。

6）通道傳輸數據，數據量由DCMD[SIZE]和DCMD[LENGTH]較小者決定。

7）在DCMD[LENGTH]被設置為0之前，通道等待下一次數據請求。

8）DDADR[STOP]被設置為1，通道運行終止，否則繼續(xù)運行 。

DMA控制器是內存儲器同外設之間進行高速數據傳送時的硬件控制電路，是一種實現直接數據傳送的專用處理器，它必須能取代在程序控制傳送中由CPU和軟件所完成的各項功能；它的主要功能是：

（1）DMAC同外設之間有一對聯絡信號線——外設的DMA請求信號DREQ以及 DMAC向外設發(fā)出的DMA響應信號DACK；

（2）DMAC在接收到DREQ后，同CPU之間也有一對聯絡信號線——DMAC向CPU 發(fā)出總線請求信號(HOLD或BUSRQ)，CPU在當前總線周期結束后向DMAC發(fā)出總線響應信號(HLDA或BUSAK)，DMAC接管對總線的控制權，進入DMA操作方式；

（3）能發(fā)出地址信息，對存儲器尋址，并修改地址指針，DMAC內部必須有能自動加1或減1的地址寄存器；

（4）能決定傳送的字節(jié)數，并能判斷DMA傳送是否結束。DMA內部必須有能自動減1的字計數寄存器，計數結束產生終止計數信號；

（5）能發(fā)出DMA結束信號，釋放總線，使CPU恢復總線控制權；

（6）能發(fā)出讀、寫控制信號，包括存儲器訪問信號和I/O訪問信號。DMAC內部必須有時序和讀寫控制邏輯。 有些DMAC芯片和模塊在這些基本功能的基礎上還增加了一些新的功能。如：在DMA傳送結束時產生中斷請求信號；在傳送完一個字節(jié)數后輸出一個脈沖信號，用于記錄已傳送的字節(jié)數、為外部提供周期性的脈沖序列；在一個數據塊傳送完后能自動裝入新的起始地址和字節(jié)數，以便重復傳送一個數據塊或將幾個數據塊鏈接起來傳送；產生兩個存儲器地址，從而實現存儲器與存儲器之間的傳送以及能夠對I/O設備尋址，實現I/O設備與I/O設備之間的傳送以及能夠在傳送過程中檢索某一特定字節(jié)或者進行數據檢驗等等。

一個DMA控制器，實際上是采用DMA方式的外圍設備與系統(tǒng)總線之間的接口電路，這個接口電路是在中斷接口的基礎上再加DMA機構組成。習慣上將DMA方式的接口電路稱為DMA控制器。

（1）內存地址計數器：用于存放內存中要交換的數據的地址。在 DMA傳送前，須通過程序將數據在內存中的起始位置(首地址)送到內存地址計數器。而當 DMA 傳送時，每交換一次數據，將地址計數器加“1”，從而以增量方式給出內存中要交換的一批數據的地址。

（2）字計數器：用于記錄傳送數據塊的長度(多少字數)。其內容也是在數據傳送之前由程序預置，交換的字數通常以補碼形式表示。在DMA傳送時，每傳送一個字，字計數器就加“1”。當計數器溢出即最高位產生進位時，表示這批數據傳送完畢，于是引起DMA控制器向CPU發(fā)出中斷信號。

（3）數據緩沖寄存器：用于暫存每次傳送的數據(一個字)。當輸入時，由設備(如磁盤)送往數據緩沖寄存器，再由緩沖寄存器通過數據總線送到內存。反之，輸出時，由內存通過數據總線送到數據緩沖寄存器，然后再送到設備。

（4）DMA請求”標志：每當設備準備好一個數據字后給出一個控制信號，使“DMA

請求”標志置“1”。該標志置位后向“控制/狀態(tài)”邏輯發(fā)出DMA請求，后者又向CPU發(fā)出總線使用權的請求(HOLD)，CPU響應此請求后發(fā)回響應信號HLDA，“控制/狀態(tài)”邏輯接收此信號后發(fā)出DMA響應信號，使“DMA 請求”標志復位，為交換下一個字做好準備。

（5）控制/狀態(tài)”邏輯：由控制和時序電路以及狀態(tài)標志等組成，用于修改內存地址計數器和字計數器，指定傳送類型(輸入或輸出)，并對“DMA請求”信號和CPU響應信號進行協(xié)調和同步。

（6）中斷機構：當字計數器溢出時，意味著一組數據交換完畢，由溢出信號觸發(fā)中斷機構，向CPU提出中斷報告。