JTAG最初是用來(lái)對(duì)芯片進(jìn)行測(cè)試的,JTAG的基本原理是在器件內(nèi)部定義一個(gè)TAP(Test Access Port;測(cè)試訪問(wèn)口)通過(guò)專用的JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。JTAG測(cè)試允許多個(gè)器件通過(guò)JTAG接口串聯(lián)在一起,形成一個(gè)JTAG鏈,能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試。如今,JTAG接口還常用于實(shí)現(xiàn)ISP(In-System Programmer,在系統(tǒng)編程),對(duì)FLASH等器件進(jìn)行編程。
JTAG編程方式是在線編程,傳統(tǒng)生產(chǎn)流程中先對(duì)芯片進(jìn)行預(yù)編程然后再裝到板上,簡(jiǎn)化的流程為先固定器件到電路板上,再用JTAG編程,從而大大加快工程進(jìn)度。JTAG接口可對(duì)DSP芯片內(nèi)部的所有部件進(jìn)行編程。
具有JTAG口的芯片都有如下JTAG引腳定義:
TCK--測(cè)試時(shí)鐘輸入;
TDI--測(cè)試數(shù)據(jù)輸入,數(shù)據(jù)通過(guò)TDI輸入JTAG口;
TDO--測(cè)試數(shù)據(jù)輸出,數(shù)據(jù)通過(guò)TDO從JTAG口輸出;
TMS--測(cè)試模式選擇,TMS用來(lái)設(shè)置JTAG口處于某種特定的測(cè)試模式。
可選引腳TRST--測(cè)試復(fù)位,輸入引腳,低電平有效。
含有JTAG口的芯片種類較多,如CPU、DSP、CPLD等。
JTAG內(nèi)部有一個(gè)狀態(tài)機(jī),稱為TAP控制器。TAP控制器的狀態(tài)機(jī)通過(guò)TCK和TMS進(jìn)行狀態(tài)的改變,實(shí)現(xiàn)數(shù)據(jù)和指令的輸入。
JTAG標(biāo)準(zhǔn)定義了一個(gè)串行的移位寄存器。寄存器的每一個(gè)單元分配給IC芯片的相應(yīng)引腳,每一個(gè)獨(dú)立的單元稱為BSC(Boundary-Scan Cell)邊界掃描單元。這個(gè)串聯(lián)的BSC在IC內(nèi)部構(gòu)成JTAG回路,所有的BSR(Boundary-Scan Register)邊界掃描寄存器通過(guò)JTAG測(cè)試激活,平時(shí)這些引腳保持正常的IC功能。
JTAG在線寫(xiě)Flash的硬件電路設(shè)計(jì)和與PC的連接方式
以含JTAG接口的StrongARM SA1110為例,F(xiàn)lash為Intel 28F128J32 16MB容量。SA1110的JTAG的TCK、TDI、TMS、TDO分別接PC并口的2、3、4、11線上,通過(guò)程序?qū)?duì)JTAG口的控制指令和目標(biāo)代碼從PC的并口寫(xiě)入JTAG的BSR中。在設(shè)計(jì)PCB時(shí),必須將SA1110的數(shù)據(jù)線和地址線及控制線與Flash的地線、數(shù)據(jù)線和控制線相連。因SA1110的數(shù)據(jù)線、地址線及控制線的引腳上都有其相應(yīng)BSC,只要用JTAG指令將數(shù)據(jù)、地址及控制信號(hào)送到其BSC中,就可通過(guò)BSC對(duì)應(yīng)的引腳將信號(hào)送給Flash,實(shí)現(xiàn)對(duì)Flash的操作。JTAG的系統(tǒng)板設(shè)計(jì)和連線關(guān)系如圖3所示。
通過(guò)TCK、TMS的設(shè)置,可將JTAG設(shè)置為接收指令或數(shù)據(jù)狀態(tài)。JTAG常用指令如下:
SAMPLE/PRELOAD--用此指令采樣BSC內(nèi)容或?qū)?shù)據(jù)寫(xiě)入BSC單元;
EXTEST--當(dāng)執(zhí)行此指令時(shí),BSC的內(nèi)容通過(guò)引腳送到其連接的相應(yīng)芯片的引腳,我們就是通過(guò)這種指令實(shí)現(xiàn)在線寫(xiě)Flash的;
BYPASS--此指令將一個(gè)一位寄存器置于BSC的移位回路中,即僅有一個(gè)一位寄存器處于TDI和TDO之間。
在PCB電路設(shè)計(jì)好后,即可用程序先將對(duì)JTAG的控制指令,通過(guò)TDI送入JTAG控制器的指令寄存器中。再通過(guò)TDI將要寫(xiě)Flash的地址、數(shù)據(jù)及控制線信號(hào)入BSR中,并將數(shù)據(jù)鎖存到BSC中,用EXTEST指令通過(guò)BSC將寫(xiě)入Flash。
在線寫(xiě)Flash的程序用Turbo C編寫(xiě)。程序使用PC的并行口,將程序通過(guò)含有JTAG的芯片寫(xiě)入Flash芯片。程序先對(duì)PC的并口初始化,對(duì)JTAG口復(fù)位和測(cè)試,并讀Flash,判斷是否加鎖。如加鎖,必須先解鎖,方可進(jìn)行操作。寫(xiě)Flash之前,必須對(duì)其先擦除。將JTAG芯片設(shè)置在EXTEST模式,通過(guò)PC的并口,將目標(biāo)文件通過(guò)JTAG寫(xiě)入Flash,并在燒寫(xiě)完成后進(jìn)行校驗(yàn)。程序主流程如圖4所示。
通過(guò)JTAG的讀芯片ID子程序如下:
①Flash芯片的WE、CE、OE等控制線必須與SA1110的BSR相連。只有這樣,才能通過(guò)BSR控制Flash的相應(yīng)引腳。
②JTAG口與PC并口的連接線要盡量短,原則上不大于15cm。
③Flash在擦寫(xiě)和編程時(shí)所需的工作電流較大,在選用系統(tǒng)的供電芯片時(shí),必須加以考慮。
④為提高對(duì)Flash的編程速度,盡量使TCK不低于6MHz,可編寫(xiě)燒寫(xiě)Flash程序時(shí)實(shí)現(xiàn)。
通常所說(shuō)的JTAG大致分兩類,一類用于測(cè)試芯片的電氣特性,檢測(cè)芯片是否有問(wèn)題;一類用于Debug,一般支持JTAG的CPU內(nèi)都包含了這兩個(gè)模塊。
一個(gè)含有JTAG Debug接口模塊的CPU,只要時(shí)鐘正常,就可以通過(guò)JTAG接口訪問(wèn)CPU的內(nèi)部寄存器和掛在CPU總線上的設(shè)備,如FLASH,RAM,SOC(比如4510B,44Box,AT91M系列)內(nèi)置模塊的寄存器,像UART,Timers,GPIO等等的寄存器。
上面說(shuō)的只是JTAG接口所具備的能力,要使用這些功能,還需要軟件的配合,具體實(shí)現(xiàn)的功能則由具體的軟件決定。
例如下載程序到RAM功能。了解SOC的都知道,要使用外接的RAM,需要參照SOC DataSheet的寄存器說(shuō)明,設(shè)置RAM的基地址,總線寬度,訪問(wèn)速度等等。有的SOC則還需要Remap,才能正常工作。運(yùn)行Firmware時(shí),這些設(shè)置由Firmware的初始化程序完成。但如果使用JTAG接口,相關(guān)的寄存器可能還處在上電值,甚至是錯(cuò)誤值,RAM不能正常工作,所以下載必然要失敗。要正常使用,先要想辦法設(shè)置RAM。在ADW中,可以在Console窗口通過(guò)Let 命令設(shè)置,在AXD中可以在Console窗口通過(guò)Set命令設(shè)置。
JTAG(Joint Test Action Group ,聯(lián)合測(cè)試行動(dòng)小組 ) 是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議,主要用于芯片內(nèi)部測(cè)試及對(duì)系統(tǒng)進(jìn)行仿真、調(diào)試, JTAG 技術(shù)是一種嵌入式調(diào)試技術(shù),它在芯片內(nèi)部封裝了專門的測(cè)試電路 TAP ( Test Access Port ,測(cè)試訪問(wèn)口),通過(guò)專用的 JTAG 測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。
如今大多數(shù)比較復(fù)雜的器件都支持 JTAG 協(xié)議,如 ARM 、 DSP 、 FPGA 器件等。標(biāo)準(zhǔn)的 JTAG 接口是 4 線: TMS 、 TCK 、 TDI 、 TDO ,分別為測(cè)試模式選擇、測(cè)試時(shí)鐘、測(cè)試數(shù)據(jù)輸入和測(cè)試數(shù)據(jù)輸出。如今 JTAG 接口的連接有兩種標(biāo)準(zhǔn),即 14 針接口和 20 針接口,其定義分別如下所示。
1 、 13 VCC 接電源
2 、 4 、 6 、 8 、 10 、 14 GND 接地
3 nTRST 測(cè)試系統(tǒng)復(fù)位信號(hào)
5 TDI 測(cè)試數(shù)據(jù)串行輸入
7 TMS 測(cè)試模式選擇
9 TCK 測(cè)試時(shí)鐘
11 TDO 測(cè)試數(shù)據(jù)串行輸出
12 NC 未連接
1 VTref 目標(biāo)板參考電壓,接電源
2 VCC 接電源
3 nTRST 測(cè)試系統(tǒng)復(fù)位信號(hào)
4、6、8、10、12、14、16、18、20 GND 接地
5 TDI 測(cè)試數(shù)據(jù)串行輸入
7 TMS 測(cè)試模式選擇
9 TCK 測(cè)試時(shí)鐘
11 RTCK 測(cè)試時(shí)鐘返回信號(hào)
13 TDO 測(cè)試數(shù)據(jù)串行輸出
15 nRESET 目標(biāo)系統(tǒng)復(fù)位信號(hào)
17 、 19 NC 未連接
仿真器端口 AVR端口 備注
1. TCK TCK
2. NC NC
3. TDO TDO
4. Vtref VCC
5. TMS TMS
6. nSRST RESET
7. NC / Vsupply NC / VCC JTAG ICE仿真器:VCC;JTAG ICE mkII仿真器:NC
8. nTRST NC ATMEL尚且保留該端口,如今暫不使用它,未來(lái)可能會(huì)使用
9. TDI TDI
10.GND GND
public class LinkedList extends AbstractSequentialList implements List, Queue, ...
一般系統(tǒng)默認(rèn)是SATA做主盤的 而且SATA沒(méi)跳線設(shè)置! 主要的在主版COMS里面設(shè)置看看了!回答者:3683680 - 秀才 二級(jí) 8-20 17:08SATA硬盤BIOS設(shè)置圖解分類:默認(rèn)欄目 由...
預(yù)留線材,根據(jù)您當(dāng)?shù)赜?jì)算規(guī)則里不同種類的不同預(yù)留長(zhǎng)度計(jì)算
格式:pdf
大?。?span id="giiumau" class="single-tag-height">823KB
頁(yè)數(shù): 3頁(yè)
評(píng)分: 4.3
根據(jù)在項(xiàng)目實(shí)施過(guò)程中遇到的問(wèn)題, 現(xiàn)在把一些以前我自己不清楚的東西跟大家分享下, 希望往 后大家知道這些了。 一:很多單位和企業(yè)都拉起了光纖的專線,大部分光纖經(jīng)過(guò)光電轉(zhuǎn)換器后轉(zhuǎn)為 RJ45到用戶方。 如果用戶在出口處加了帶光纖接口的防火墻, 那么可以把專線直接插到防火墻而不用光電轉(zhuǎn)換器 嗎? 答案:可以。但是需要其他條件 1 :線路運(yùn)營(yíng)商的線路到用戶方的線路的長(zhǎng)度不能長(zhǎng)于兩公里。 2 :防火墻光纖模塊必須為單模(線路運(yùn)營(yíng)商來(lái)的專線多為單模,單模傳輸距離遠(yuǎn),雙模 傳輸距離短,同時(shí)線路運(yùn)營(yíng)商和用戶方都需要同時(shí)換上單模),這種做法不太現(xiàn)實(shí)。 二:光電轉(zhuǎn)換器端口速率的問(wèn)題 一般專線經(jīng)過(guò)光電轉(zhuǎn)換器后出來(lái)是 RJ45的百兆口, 然后 RJ45 接到千兆防火墻, 那么客戶買一個(gè) 千兆的防火墻不是發(fā)揮不了千兆的作用???這個(gè)問(wèn)題我是這樣理解的, 運(yùn)營(yíng)商線路給的帶寬是 遠(yuǎn)遠(yuǎn)沒(méi) 1000M的,一
格式:pdf
大小:823KB
頁(yè)數(shù): 3頁(yè)
評(píng)分: 4.6
墻壁網(wǎng)線接口接法 ! 墻壁網(wǎng)線插座接法 就是把網(wǎng)線和信息模塊正確的連接起來(lái), 使得網(wǎng)絡(luò)能通, 而現(xiàn)在家庭中大多還是使用的是雙 絞線(即一般的網(wǎng)線) ,雙絞線分為 T568A 和 T568B 兩種線序,信息模塊端接入方式分 T568A 模塊和 T568B 模塊兩種方式,兩種端接方式所對(duì)應(yīng)的接線順序如下: T586A 模式①白綠②綠③白橙④藍(lán)⑤白藍(lán)⑥橙⑦白棕⑧棕 T586B 模式①白橙②橙③白綠④藍(lán)⑤白藍(lán)⑥綠⑦白棕⑧棕 好了介紹這些只是讓大家明白這個(gè)接線必須遵守的原則,弄懂了這些下面就開(kāi)始介紹墻 壁網(wǎng)線插座接法步驟。 第一步 :用剝線工具或壓線鉗的刀具在離線頭 10厘米長(zhǎng)左右(也可以長(zhǎng)一點(diǎn),方便后面壓 線)將雙絞線的外包皮剝?nèi)?。露出了四?duì)雙絞線。 第二步 :開(kāi)始打線,先不要拆開(kāi)各線對(duì),在將相應(yīng)線對(duì)預(yù)先壓入打線柱時(shí)才拆開(kāi)。按照信息 模塊上所指示的色標(biāo)選擇我們偏好的線序模式 (注:在一個(gè)布線系統(tǒng)
SBW是MSP430的調(diào)試接口的一種。
SBW接口
SBW功能與JTAG功能一樣,但只需兩根線(1根信號(hào)線,1根復(fù)位線)即可完成JTAG接口的所有功能。主要用SBWTCK(連接到JTAG仿真器的7腳TCK)與SBWTDIO(連接到JTAG仿真器的1腳TDO/TDI)。SBW(Spy-Bi-Wire,雙面間諜),該接口主要用于小于28腳的2系列的430單片機(jī),因?yàn)?8腳以內(nèi)的2系列單片機(jī)的JTAG接口一般與IO口復(fù)用,為了給用戶預(yù)留更多的IO口,才推出了SBW接口。同樣SBW接口可以用于仿真器及編程器。只有2xx系列和5xx系列的單片機(jī)帶有SBW接口。 2100433B
書(shū)名單板級(jí)JTAG測(cè)試技術(shù)
書(shū)號(hào)978-7-118-09986-7
作者王承、劉治國(guó)
出版時(shí)間2015年6月
譯者
版次1版1次
開(kāi)本32
裝幀平裝
出版基金
頁(yè)數(shù)205
字?jǐn)?shù)190
中圖分類TN407
叢書(shū)名
定價(jià)58.00
第1章測(cè)試的基本概念1
1.1數(shù)字電路測(cè)試1
1.1.1測(cè)試1
1.1.2測(cè)試分類2
1.1.3數(shù)字電路分類2
1.2故障及故障模型3
1.3算法3
1.4測(cè)試覆蓋率和故障檢出率4
1.5測(cè)試矢量4
1.5.1組合電路的測(cè)試矢量生成6
1.5.2時(shí)序電路的測(cè)試矢量生成10
1.6可測(cè)性15
1.6.1可控性15
1.6.2可觀性16
1.6.3可測(cè)性設(shè)計(jì)方法17
第2章單板級(jí)JTAG測(cè)試31
2.1背景介紹31
2.2傳統(tǒng)單板測(cè)試方法的困難32
2.2.1在線測(cè)試33
2.2.2光學(xué)測(cè)試33
2.2.3功能測(cè)試34
2.3生產(chǎn)制造應(yīng)用35
2.4JTAG測(cè)試技術(shù)36
2.5單板級(jí)JTAG測(cè)試38
2.6JTAG測(cè)試的優(yōu)缺點(diǎn)39
第3章IEEE1149.X標(biāo)準(zhǔn)40
3.1IEEE1149.1(邊界掃描測(cè)試)40
3.1.1邊界掃描測(cè)試概述40
3.1.2邊界掃描硬件結(jié)構(gòu)42
3.1.3邊界掃描描述語(yǔ)言69
3.2IEEE1532(在系統(tǒng)編程)84
3.2.1標(biāo)準(zhǔn)測(cè)試與編程語(yǔ)言85
3.2.2在系統(tǒng)配置硬件結(jié)構(gòu)87
3.2.3數(shù)據(jù)和地址寄存器的訪問(wèn)89
3.2.4在系統(tǒng)配置指令89
3.2.5在系統(tǒng)編程實(shí)現(xiàn)91
3.3IEEE1149.6(高級(jí)數(shù)字網(wǎng)絡(luò)邊界掃描測(cè)試)93
3.3.1連接模型93
3.3.2IEEE1149.6架構(gòu)95
3.3.3IEEE1149.6指令96
3.3.4IEEE1149.6應(yīng)用實(shí)例99
第4章單板級(jí)邊界掃描可測(cè)性設(shè)計(jì)100
4.1測(cè)試點(diǎn)和測(cè)試探針100
4.2應(yīng)力分析102
4.3菊花鏈103
4.4復(fù)位管腳設(shè)置104
4.5菊花鏈TAP端口設(shè)置104
4.6不同電壓芯片的連接106
4.7優(yōu)選遵循IEEE1149.1芯片108
4.8配置管腳設(shè)置108
4.9掃描鏈中芯片個(gè)數(shù)108
4.10邏輯芯片的設(shè)置110
4.11存儲(chǔ)器的連接110
4.12器件族的連接111
4.13其他情況111
4.14測(cè)試點(diǎn)的設(shè)計(jì)111
4.15小結(jié)113
第5章邊界掃描測(cè)試技術(shù)應(yīng)用116
5.1故障模型116
5.2器件模型117
5.2.1關(guān)鍵字符118
5.2.2器件模型實(shí)例118
5.3測(cè)試算法130
5.3.1計(jì)數(shù)/補(bǔ)償算法130
5.3.2走步算法131
5.3.3邊界掃描測(cè)試流程132
5.4芯片級(jí)測(cè)試134
5.4.1JTAG總線測(cè)試134
5.4.2芯片寄存器測(cè)試135
5.5單板級(jí)測(cè)試139
5.5.1基礎(chǔ)測(cè)試139
5.5.2上/下拉測(cè)試141
5.5.3互連測(cè)試142
5.5.4器件族測(cè)試143
5.5.5存儲(chǔ)器測(cè)試144
5.6系統(tǒng)級(jí)測(cè)試145
5.6.1系統(tǒng)級(jí)測(cè)試結(jié)構(gòu)146
5.6.2多點(diǎn)網(wǎng)關(guān)芯片147
5.6.3基于STA112的系統(tǒng)級(jí)測(cè)試架構(gòu)149
5.7應(yīng)用方式150
5.8優(yōu)缺點(diǎn)分析150
第6章串行矢量格式152
6.1引言152
6.2SVF命令集152
6.2.1SVF文件152
6.2.2SVF命令集153
6.3SVF命令詳述154
6.3.1寄存器測(cè)試結(jié)束155
6.3.2測(cè)試頻率設(shè)置155
6.3.3寄存器頭設(shè)置156
6.3.4并行測(cè)試矢量設(shè)置158
6.3.5并行管腳映射159
6.3.6測(cè)試運(yùn)行設(shè)置160
6.3.7寄存器掃描163
6.3.8狀態(tài)路徑設(shè)置165