格式:pdf
大?。?span class="single-tag-height">541KB
頁數(shù):
設(shè)計(jì)了一種基于LVDS的高速數(shù)據(jù)交換引擎IP核,并詳細(xì)闡述了在FPGA上的實(shí)現(xiàn)原理和關(guān)鍵設(shè)計(jì).該IP核能廣泛適用于低速、高速FPGA中,測試結(jié)果表明,IP核的邏輯功能正確,可適應(yīng)從spartan3A器件上時(shí)鐘頻率150MHz,300Mb/s數(shù)據(jù)傳輸速率(1位模式,4位模式下達(dá)到1.2Gb/s),到Virtex6器件上時(shí)鐘頻率500MHz,1Gb/s數(shù)據(jù)傳輸速率(1位模式,4位模式下達(dá)到4Gb/s).
數(shù)據(jù)交換引擎知識來自于造價(jià)通云知平臺上百萬用戶的經(jīng)驗(yàn)與心得交流。 注冊登錄 造價(jià)通即可以了解到相關(guān)數(shù)據(jù)交換引擎最新的精華知識、熱門知識、相關(guān)問答、行業(yè)資訊及精品資料下載。同時(shí),造價(jià)通還為您提供材價(jià)查詢、測算、詢價(jià)、云造價(jià)等建設(shè)行業(yè)領(lǐng)域優(yōu)質(zhì)服務(wù)。手機(jī)版訪問:數(shù)據(jù)交換引擎