造價(jià)通
更新時(shí)間:2025.06.14
基于FPGA的數(shù)字時(shí)鐘管理電路設(shè)計(jì)應(yīng)用

格式:pdf

大?。?span class="single-tag-height">1.6MB

頁(yè)數(shù): 4頁(yè)

介紹了運(yùn)用現(xiàn)場(chǎng)可編程門陣列(FPGA)進(jìn)行數(shù)字時(shí)鐘管理方法的流程和應(yīng)用。從FPGA設(shè)計(jì)入手,選用了Xilinx公司的Virtex-Ⅱ芯片系列,運(yùn)用高精度數(shù)字時(shí)鐘管理電路,保證延遲時(shí)間,通過仿真,得到移相后的各個(gè)時(shí)鐘及等效時(shí)鐘,得出了測(cè)量誤差,滿足時(shí)間精度要求,可應(yīng)用于各高精度脈寬測(cè)量領(lǐng)域,能夠滿足各測(cè)量領(lǐng)域的設(shè)計(jì)要求。

數(shù)字BPM時(shí)鐘鎖相電路的設(shè)計(jì)與實(shí)現(xiàn)

格式:pdf

大小:2.9MB

頁(yè)數(shù): 6頁(yè)

為實(shí)現(xiàn)數(shù)字BPM時(shí)鐘系統(tǒng)的鎖相,設(shè)計(jì)了一種基于鎖相環(huán)同步原理的低抖動(dòng)、低相位噪聲的時(shí)鐘同步系統(tǒng).根據(jù)鎖相環(huán)電路工作原理,對(duì)數(shù)字BPM時(shí)鐘同步系統(tǒng)的硬件及固件程序進(jìn)行了設(shè)計(jì),實(shí)現(xiàn)了外部輸入時(shí)鐘信號(hào)與系統(tǒng)內(nèi)部產(chǎn)生的主工作時(shí)鐘信號(hào)的鎖相,并且時(shí)鐘信號(hào)輸出的頻率及相位均可調(diào)整以滿足后端ADC采樣的要求.測(cè)試結(jié)果表明,設(shè)計(jì)可以完成對(duì)一定頻率范圍內(nèi)變化的外部輸入時(shí)鐘信號(hào)的鎖相,輸出時(shí)鐘信號(hào)抖動(dòng)滿足束流實(shí)驗(yàn)要求,為數(shù)字BPM后續(xù)算法研究提供了基礎(chǔ).

熱門知識(shí)

數(shù)字時(shí)鐘

精華知識(shí)

數(shù)字時(shí)鐘

最新知識(shí)

數(shù)字時(shí)鐘
點(diǎn)擊加載更多>>

相關(guān)問答

數(shù)字時(shí)鐘
點(diǎn)擊加載更多>>
專題概述
數(shù)字時(shí)鐘相關(guān)專題

分類檢索: