造價(jià)通
更新時(shí)間:2025.04.05
綜合電子系統(tǒng)設(shè)計(jì)-電子系統(tǒng)的構(gòu)成

格式:pdf

大?。?span class="single-tag-height">4.9MB

頁數(shù): 55頁

綜合電子系統(tǒng)設(shè)計(jì)-電子系統(tǒng)的構(gòu)成

電子系統(tǒng)設(shè)計(jì)與實(shí)踐報(bào)告書

格式:pdf

大?。?span class="single-tag-height">30KB

頁數(shù): 5頁

1 / 5 電子系統(tǒng)設(shè)計(jì)與實(shí)踐 實(shí)驗(yàn)報(bào)告書 評(píng)分: 學(xué) 院 年級(jí)與專業(yè) 學(xué)生姓名 學(xué)號(hào) 實(shí)習(xí)地點(diǎn):第二基礎(chǔ)實(shí)驗(yàn)樓 實(shí)習(xí)時(shí)間: 周 上(下)午(晚) A513、A512、A112、A110 2018 年 月 日 2 / 5 一、實(shí)驗(yàn)?zāi)康呐c要求: 1、通過課程學(xué)習(xí),使學(xué)生掌握電子系統(tǒng)的設(shè)計(jì)方法和制作調(diào)試技能 ,學(xué)習(xí)并掌握 Multisim, QuartesII 等 EDA軟件工具進(jìn)行電路設(shè)計(jì)的能力。學(xué)習(xí)并掌握自頂向 下的系統(tǒng)設(shè)計(jì)方法,特別要學(xué)會(huì)運(yùn)用 VHDL語言或 Verilog 語言在 FPGA中設(shè)計(jì)數(shù) 字電路,熟悉各種軟件和硬件等功能模塊, 并應(yīng)用這些模塊來設(shè)計(jì)制作電子系統(tǒng)。 通過設(shè)計(jì)制作一個(gè)程控放大器,讓學(xué)生學(xué)會(huì)設(shè)計(jì)、搭試、構(gòu)建、調(diào)試、測(cè)試電路 的方法。 2.學(xué)會(huì)使用電烙鐵進(jìn)行手工拆卸、焊裝電子設(shè)備的技能。 3.掌握安全使用萬用表的方法,能正確測(cè)試電流、電壓、電阻等參數(shù),能使用 萬用表

熱門知識(shí)

電子系統(tǒng)設(shè)計(jì)

精華知識(shí)

電子系統(tǒng)設(shè)計(jì)

最新知識(shí)

電子系統(tǒng)設(shè)計(jì)
點(diǎn)擊加載更多>>

相關(guān)問答

電子系統(tǒng)設(shè)計(jì)
點(diǎn)擊加載更多>>
專題概述
電子系統(tǒng)設(shè)計(jì)相關(guān)專題

分類檢索: